“时钟同步模块”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2482803个，建议您升级VIP下载更多相关专利

[发明专利]一种应用于无线传感网的无误差累积的时钟同步系统-CN201810429099.5有效
发明人：田玉平;淳少恒;王博;陈干;宗思恒 -专利权人：东南大学
申请日： 2018-05-08 - 公布日： 2020-06-02 - 主分类号： H04L7/00 文献下载
摘要：本发明提供了一种应用于无线传感网的无误差累积的时钟同步系统，该系统包括时钟同步算法和智能体设备。智能体设备是时钟同步算法的载体，时钟同步算法运行于智能体设备中。时钟同步算法包括：相对斜率估计算法、斜率补偿算法、相位补偿算法、时延补偿算法、虚拟时钟产生算法；智能体设备包括：数据收发模块、收发时间戳标记模块、内核控制模块、算法计算模块、同步授时模块。本发明很好地压制了传输时延对时钟同步精度的影响，实现了多个智能体设备之间的时钟同步，具有同步精度高、误差不累积、计算量小、设备之间程序耦合度低等优点，采用同步秒脉冲和同步虚拟时间同时输出的方式提供授时服务
一种应用于无线传感误差累积时钟同步系统

[发明专利]一种捷联惯导与外部时钟同步的延时补偿方法-CN202211124368.X在审
发明人：王福亮;刘源;苏俊;苏柳;王雨 -专利权人：重庆华渝电气集团有限公司
申请日： 2022-09-15 - 公布日： 2022-12-09 - 主分类号： G01C21/16 文献下载
摘要：本发明公开了一种捷联惯导与外部时钟同步的延时补偿方法，导航计算机通过FPGA模块和DSP模块配合实现捷联惯导时钟同步延时补偿。本发明利用导航计算机中FPGA模块和DSP模块配合，由于内部时钟不受外部时钟的干扰，即便外部时钟出现异常抖动，也不会对内部时钟造成影响，也就无法影响正常导航解算，通过延时补偿模块对时钟进行软同步，实现惯导时钟同步延时补偿
一种捷联惯导外部时钟同步延时补偿方法

[发明专利]一种基于多处理器时钟同步方法-CN202210374896.4在审
发明人：谢丛茵;高杰;张鲁峰;谢贵超;杨艳苏 -专利权人：中电长城圣非凡信息系统有限公司
申请日： 2022-04-11 - 公布日： 2023-04-14 - 主分类号： G06F1/12 文献下载
摘要：本发明公开了一种基于多处理器时钟同步方法，该方法基于双路服务器系统，其双路服务器系统包括：至少一个时钟同步模块、至少一个计数同步模块、CPLD逻辑控制芯片；其中，至少一个时钟同步模块与所述CPLD逻辑控制芯片电性连接，至少一个计数同步模块与所述CPLD逻辑控制芯片电性连接；基于多处理器时钟同步方法采用时钟同步模块与计数同步模块协同作业，两者信号均传输至CPLD逻辑控制芯片进行统一控制整体时序。本发明采用多处理器时钟同步方案，严格控制系统运行过程中多核协作和资源调度的时钟信号同步和硬件计数同步。同时建立晶振补偿系数模型，可实现补偿系统的动态迭代，从而使系统能够维持高精度时钟同步。
一种基于处理器时钟同步方法

[发明专利]多业务传输平台组网方式下基站时钟同步的系统和方法-CN200610066519.5有效
发明人：储育红 -专利权人：华为技术有限公司
申请日： 2006-03-28 - 公布日： 2006-11-08 - 主分类号： H04B7/26 文献下载
摘要：本发明公开一种MSTP组网方式下基站时钟同步的系统和方法。该系统连在MSTP接入传送设备和基站的本地时钟模块之间，包括：同步定时包生成模块，用于生成专用于基站时钟同步的同步定时包，并按照STM－N线路时钟以固定的时间间隔输出同步定时包；时钟处理模块，用于跟踪同步定时包生成模块输出的代表STM－N线路时钟的同步定时包，生成控制基站本地时钟的控制信号。该方法包括：基站接收代表STM－N线路时钟的同步定时包；对同步定时包进行跟踪和处理，生成控制基站本地时钟的控制信号。本发明提供的系统和方法可以不受拉远距离和基站设备的限制，低成本、快速地实现基站的时钟同步。
业务传输平台组网方式基站时钟同步系统方法

[发明专利]射频识别解码电路、方法以及射频识别设备-CN202010647404.5在审
发明人：王宇;岑玮;刘春艳;刘小燕;黄鑫;赵小波 -专利权人：上海天臣射频技术有限公司;上海天臣防伪技术股份有限公司
申请日： 2020-07-07 - 公布日： 2022-01-07 - 主分类号： G06K7/00 文献下载
摘要：本发明公开了一种射频识别解码电路、方法以及射频识别设备，一种射频识别解码电路，包括：同步模块、时钟产生模块和解码控制模块；同步模块用于将射频识别电路解调出的数据信号同步到射频识别电路的时钟域上，并将同步后的数据信号发送给时钟产生模块和解码控制模块；时钟产生模块用于基于射频识别电路的时钟信号进行分频，得到分频后的时钟信号，其中，同步后的数据信号作为分频器的异步置位信号，分频后的时钟信号与同步后的数据信号之间具有预设时间间隔；解码控制模块用于根据分频后的时钟信号对同步后的数据信号进行解码
射频识别解码电路方法以及设备

[发明专利]画面采集同步电路及分布式相机系统-CN202310306214.0在审
发明人：赵向军 -专利权人：深圳看到科技有限公司
申请日： 2023-03-21 - 公布日： 2023-06-23 - 主分类号： H04N5/06 文献下载
摘要：本发明提供一种画面采集同步电路及分布式相机系统，当输入接口模块连接同步线时，检测控制模块输出第一控制信号。当输入接口供模块未连接同步线时，检测控制模块输出检测信号和第二控制信号。当接收到检测信号时，主控芯片模块生成主时钟信号和帧同步信号。当接收到第一控制信号时，主时钟信号传输模块将输入接口模块输入的主时钟信号传输于输出接口模块，帧同步信号传输模块将输入接口模块输入的帧同步信号传输于输出接口模块。当接收到第二控制信号时，主时钟信号传输模块将主控芯片模块的主时钟信号传输于输出接口模块，帧同步信号传输模块将主控芯片模块的帧同步信号传输于输出接口模块，摄像机模块基于帧同步信号和主时钟信号采集画面。
画面采集同步电路分布式相机系统

[实用新型]一种画面采集同步电路及分布式相机系统-CN202320567527.7有效
发明人：赵向军;杨成;王吉成 -专利权人：深圳看到科技有限公司
申请日： 2023-03-21 - 公布日： 2023-06-23 - 主分类号： H04N5/04 文献下载
摘要：本实用新型提供一种画面采集同步电路及分布式相机系统，当输入接口模块连接同步线时，检测控制模块输出第一控制信号。当输入接口供模块未连接同步线时，检测控制模块输出检测信号和第二控制信号。当接收到检测信号时，主控芯片模块生成主时钟信号和帧同步信号。当接收到第一控制信号时，主时钟信号传输模块将输入接口模块输入的主时钟信号传输于输出接口模块，帧同步信号传输模块将输入接口模块输入的帧同步信号传输于输出接口模块。当接收到第二控制信号时，主时钟信号传输模块将主控芯片模块的主时钟信号传输于输出接口模块，帧同步信号传输模块将主控芯片模块的帧同步信号传输于输出接口模块，摄像机模块基于帧同步信号和主时钟信号采集画面。
一种画面采集同步电路分布式相机系统

[发明专利]一种面向工业无线与TSN融合的跨网时间同步方法-CN202111323593.1有效
发明人：魏旻;李小云;牛爽;付清云;邢益铭;王平 -专利权人：重庆邮电大学
申请日： 2021-11-08 - 公布日： 2023-05-12 - 主分类号： H04J3/06 文献下载
摘要：本发明涉及一种面向工业无线与TSN融合的跨网时间同步方法，属于工业互联网领域，包括以下步骤：S1：边界网关的TSN模块以从时钟状态与TSN网络2的TSN交换机进行时钟同步；S2：在边界网关内部，TSN模块作为工业无线模块的主时钟，工业无线模块通过串口与TSN模块进行时钟同步；S3：工业无线网络中的路由设备以从时钟状态和边界网关的工业无线模块通过信标帧同步方式进行时钟同步，同时路由设备又作为节点设备的主时钟，对节点设备进行时钟同步；S4：终端侧转换节点以从时钟状态和工业无线网络的节点设备之间使用免时间戳同步方式进行时钟同步，最后TSN网络1的TSN交换机以从时钟状态和终端侧转换节点进行同步。
一种面向工业无线 tsn 融合时间同步方法

[发明专利]提高DFT覆盖率的测试装置及方法-CN202310842428.X在审
发明人：李湘锦;张鹏;李华东;徐军;周世超 -专利权人：苏州忆联信息系统有限公司
申请日： 2023-07-10 - 公布日： 2023-09-29 - 主分类号： G06F30/333 文献下载
摘要：本发明公开了一种提高DFT覆盖率的测试装置及方法，提高DFT覆盖率的测试装置包括时钟分频模块、扫描时钟模块、逻辑运算模块以及时钟门控模块，扫描时钟模块与逻辑运算模块和时钟门控模块连接，时钟分频模块包括时钟分频驱动使能子模块，时钟分频驱动使能子模块与时钟门控模块连接。本发明通过产生的fclk_gate，可以采用最慢的同步时钟，保证gate出来的时钟之间都是同步的，基于此可以覆盖不同频同相的同步逻辑，达到提高ac覆盖率的目的。
提高 dft 覆盖率测试装置方法

[发明专利]基站时钟装置、基站系统和时钟同步方法-CN201110023915.0有效
发明人：余卫东;储育红 -专利权人：华为技术有限公司
申请日： 2011-01-21 - 公布日： 2012-07-25 - 主分类号： H04B7/26 文献下载
摘要：本发明实施例提供了一种基站时钟装置、基站系统和时钟同步方法。该基站时钟装置包括：基于第一制式的第一制式时钟模块，用于根据第一外部时钟信号，生成第一频率同步时钟信号、第一相位同步信号和第一系统时钟信号，其中该第一系统时钟信号包含上述第一频率同步时钟信号和第一相位同步信号；基于与第一制式不同的第二制式的第二制式时钟模块，用于从第一制式时钟模块接收上述第一频率同步时钟信号和第一相位同步信号，并生成第二系统时钟信号，其中该第二系统时钟信号包含上述第一频率同步时钟信号和第一相位同步信号由此，能够使得不同制式的系统时钟包含相同的频率和相位，从而实现了时钟同步。
基站时钟装置系统同步方法

[发明专利]一种时钟管理装置、时钟分频模块以及片上系统-CN202110253009.3在审
发明人：何雅乾;童力 -专利权人：乐鑫信息科技（上海）股份有限公司
申请日： 2021-02-25 - 公布日： 2021-06-25 - 主分类号： H03K3/02 文献下载
摘要：本申请公开了一种时钟管理装置、时钟分频模块以及片上系统，时钟管理装置包括时钟同步信号发生器、多个时钟门控单元以及多个时钟分频模块；通过时钟同步信号发生器产生预定周期的同步信号；多个时钟门控单元的一个与多个时钟分频模块的一个串联，以构成信号处理支路；多个信号处理支路并联连接来接收源时钟信号，时钟门控单元控制信号处理支路的开关，时钟分频模块被配置为在接收到时钟同步信号发生器输出的同步信号后，对信号处理支路的时钟信号进行相位调整，将多个信号处理支路中的时钟信号由非同步状态调整为同步状态。本申请实现了对各时钟域的工作时钟相位可控，不需要关闭系统即可实现调整，简化了调整过程，提升了系统的性能。
一种时钟管理装置分频模块以及系统

[发明专利]一种双向频率同步振荡器电路-CN202010017879.6有效
发明人：周泽坤;曹建文;王卓;唐鹤;张波 -专利权人：电子科技大学
申请日： 2020-01-08 - 公布日： 2023-03-24 - 主分类号： H03L7/099 文献下载
摘要：一种双向频率同步振荡器电路，包括振荡器主体模块、同步时钟信号产生模块、检测外部时钟信号模块和防内外时钟信号互扰模块，振荡器主体模块连接外挂电阻控制外挂电容周期性充放电产生的三角波信号，内部包括外挂电容的充放电电路以相关控制电路；同步时钟信号产生模块在外部没有时钟信号时，将振荡器主体模块产生的时钟信号输出，可作为其他电源系统的时钟信号；检测外部时钟信号模块用于检测外部是否有时钟信号，检测到外部时钟信号时通过控制振荡器主体模块同步至外部时钟信号；防内外时钟信号互扰模块用于避免外部时钟信号与内部所产生的时钟信号相互干扰，使得外部时钟信号与内部所产生的时钟信号不会同时出现，避免逻辑错误。
一种双向频率同步振荡器电路

[实用新型]基于FPGA的嵌入式网络同步系统-CN201520774192.1有效
发明人：喻建国;陈磊;张振强 -专利权人：杭州锐达数字技术有限公司
申请日： 2015-10-07 - 公布日： 2016-04-27 - 主分类号： H04L7/00 文献下载
摘要：本实用新型提供一种基于FPGA的嵌入式网络同步系统，包括通过内部总线与其他模块通信的16/32位CPU核心模块、DMA控制器、RAM控制器、FLASH控制器、ADC控制器、GPIO控制器，所述基于FPGA的嵌入式网络同步系统还包括提供参考时钟并接收恢复时钟用于整个系统以实现网络时钟与系统时钟的同步的系统时钟产生模块、接收所述系统时钟产生模块提供的参考时钟并输出回复时钟的网络收发模块。采用本实用新型的嵌入式网络同步系统，可以实现策略模块的小型化和智能化，实现系统多模块运行的时钟同步。
基于 fpga 嵌入式网络同步系统

[发明专利]一种时钟同步系统-CN201310292514.4有效
发明人：行增晖;纪云锋;刘康宁;武江涛;邢晖 -专利权人：杭州和利时自动化有限公司
申请日： 2013-07-11 - 公布日： 2013-09-25 - 主分类号： H03L7/18 文献下载
摘要：本申请提供了一种时钟同步系统，应用于多模冗余系统，所述多模冗余系统包括至少两个相互独立的同步模块，每个所述同步模块包括一个所述时钟同步系统，所述时钟同步系统包括：三取二功能器；第一全数字锁相环；同步计数器；第一曼彻斯特编码器；处理器；同步判断器。实现了多模冗余系统中所有时钟同步系统的计数时钟信号的同步和多模冗余系统中所有同步模块的时钟同步。
一种时钟同步系统

[发明专利]一种多时钟切换电路-CN201110441271.7有效
发明人：石道林 -专利权人：国民技术股份有限公司
申请日： 2011-12-26 - 公布日： 2013-06-26 - 主分类号： G06F1/08 文献下载
摘要：本发明公开一种多时钟切换电路，包括：数字控制模块和时钟选择模块，所述数字控制模块通过控制信号控制所述时钟选择模块，从备选的时钟信号中选择出两个准备切换的时钟信号，其特征在于：该电路还包括，时钟切换模块，同步控制模块和门控模块；所述时钟选择模块将所述两个时钟信号送入所述时钟切换模块中；所述数字控制模块发出第一选择信号给所述时钟切换模块，所述时钟切换模块切换时钟信号输出第一目标时钟；所述第一目标时钟一路输入到所述同步控制模块的输入端，经所述同步控制模块处理由输出端输出到所述门控模块的一输入端，所述第一目标时钟的另一路直接输入到所述门控模块的另一输入端，从而通过所述同步控制模块和门控模块屏蔽切换期间时钟毛刺，并过一定的周期，由所述门控模块输出稳定的第二目标时钟
一种多时切换电路