|
|
钻瓜专利网为您找到相关结果 68680个，建议您 升级VIP下载更多相关专利
- [发明专利]芯片内部信号的串/并转换电路、方法及芯片-CN202310552653.X在审
-
游佳静;苏振
-
新华三半导体技术有限公司
-
2023-05-16
-
2023-08-18
-
H03M9/00
- 本发明实施例提供了芯片内部信号的串/并转换电路、方法及芯片，电路包括：并串转换器和串并转换器；并串转换器用于接收多路并行信号，基于配置信息，依次向串并转换器串行传输每路并行信号的数据比特和序号标识比特；配置信息包括：每路并行信号的数据位宽和标识位宽；串并转换器用于串行接收每路并行信号的数据比特和序号标识比特，针对每一路并行信号，基于该路并行信号的序号标识比特确定该路并行信号的传输序号，并通过该传输序号对应的输出端口并行输出该路并行信号的数据比特可通过灵活配置信息，提升信号串/并转换电路的通用性，多路并行信号可以复用串并转换器、并串转换器，从而节约硬件资源，有助于控制芯片面积。
- 芯片内部信号转换电路方法
- [发明专利]多位宽数据串行转换装置-CN201010176289.4有效
-
李广;李运海
-
华为技术有限公司
-
2010-05-14
-
2010-09-08
-
H03M9/00
- 本发明提供一种多位宽数据串行转换装置，包括：数字逻辑模块，接收八的偶数倍并行数据或十的偶数倍并行数据，在串口速率选择信号、位宽选择信号和时钟信号的控制下，将八的偶数倍并行数据转换为十六位并行数据或将十的偶数倍并行数据转换为二十位并行数据；PLL模块，在串口速率选择信号和位宽选择信号的控制下，由参考时钟信号产生时钟信号，时钟信号包括采样时钟信号和同步时钟信号；第一串行转换模块，在采样时钟信号和同步时钟信号的控制下，将二十位并行数据转换为四位并行数据，或，将十六位并行数据转换为四位并行数据。
- 多位宽数据串行转换装置
- [发明专利]并行至串行转换装置-CN201110193789.3有效
-
柏仓正一郎
-
川崎微电子股份有限公司
-
2011-07-06
-
2012-01-25
-
H03M9/00
- 本发明公开了一种并行至串行转换装置，包括：用于生成位交换并行数据的位交换电路、并行至串行转换电路和并行数据宽度设置电路。并行数据宽度设置电路生成具有等于根据模式设置信号的值的时钟周期的M1倍和M2倍中的一个的处理周期的处理信号。并行至串行转换电路获取位交换并行数据的M1或M2位，并且根据处理周期以特定顺序输出所获取的位。位交换电路根据模式设置信号的值来交换输入并行数据的位，使得并行至串行转换电路获取输入并行数据的第一至第M1或第M2位，并且不论模式设置信号的值如何都以固定的顺序输出所获取的位。
- 并行串行转换装置
- [发明专利]图像宏块并行编码方法和装置-CN201710061006.3有效
-
张爽爽;孟小甫;高翔
-
龙芯中科技术有限公司
-
2017-01-25
-
2020-05-26
-
H04N19/176
- 本发明提供一种图像宏块并行编码方法和装置，该方法包括：获取可并行编码宏块信号量；在可并行编码宏块信号量不为0时，且存在第一编码线程时，为第一编码线程分配第一宏块，并将第一编码线程插入编码线程链表的表尾；在第一编码线程将第一宏块编码完成后，更新可并行编码宏块信号量并将第一编码线程从编码线程链表中删除；再次获取更新的可并行编码宏块信号量直到可并行编码宏块信号量为0。本发明提供的图像宏块并行编码方法和装置，实现在不同宏块耗时不同时，空闲的编码线程仍可编码可并行编码宏块信号量指示的其他可并行编码的宏块，实现了负载均衡，提高了并行化效率。
- 图像并行编码方法装置
- [发明专利]存储器装置并行化器-CN201880076986.7有效
-
D·B·彭妮
-
美光科技公司
-
2018-10-15
-
2021-03-12
-
G11C7/10
- 10)的方法包含所述存储器装置(10)的输入缓冲器(18)，所述输入缓冲器(18)从所述存储器装置(10)外部接收输入数据并输出串行数据；串行移位寄存器(90)，其移入所述串行数据并将所述串行数据作为并行数据以并行格式输出；并行寄存器(96)，其从串行移位寄存器(90)接收所述并行数据并直接从所述输入缓冲器(18)接收缓冲数据，所述并行寄存器(96)将所述并行数据和所述缓冲数据传递到数据写入总线，以存储在所述存储器装置(10)的存储体中；串行到并行转换电路系统(92)，其控制从所述串行移位寄存器(90)和所述输入缓冲器(18)加载所述并行寄存器(96)，所述串行到并行转换电路系统(92)利用第一加载信号将所述缓冲数据加载到所述并行寄存器(96)中并利用第二加载信号将所述并行数据加载到所述并行寄存器(96)中。
- 存储器装置并行
|
