“并行总线协议”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果270921个，建议您升级VIP下载更多相关专利

[发明专利]一种航天器通用接口控制器-CN201610094783.3有效
发明人：刘伟伟;程博文;于敏芳;汪路元;曾连连 -专利权人：北京空间飞行器总体设计部
申请日： 2016-02-19 - 公布日： 2018-08-31 - 主分类号： G06F13/42 文献下载
摘要：一种航天器通用接口控制器，包括总线HOST接口处理单元、UART接口处理单元、TDM仲裁处理单元、指令解析处理单元、时序并行接口处理单元、非时序并行接口处理单元、串行数据输出接口处理单元、串行数据输入接口处理单元本发明通用控制器通过可代替处理器实现对时序并行接口、非时序并行接口、串行数据输出接口、串行数据输入接口、串行数据采集接口的协议处理和时序控制，并实现与星载总线、UART接口等接口间的数据交互和协议处理，改善了传统航天器综合电子计算机的总线体系架构，简化了处理器与各接口之间的信息交互，提高了航天器综合电子系统的整体性能。
一种航天器通用接口控制器

[发明专利]基带处理系统-CN201710593565.9在审
发明人：孙刚;张秀枝;冯雪林;刘金宝;陈洋;萧放;殷亮;林江南;石晶林 -专利权人：北京中科晶上科技股份有限公司
申请日： 2017-07-20 - 公布日： 2019-01-29 - 主分类号： H04L29/06 文献下载
摘要：本发明提供一种基带处理系统，该系统包括用于进行物理层处理的物理层子系统和用于进行协议层处理的协议层子系统，其特征在于，该基带处理系统还包括总线桥，用于所述物理层子系统中第一总线和所述协议层子系统中的第二总线之间的联通本发明的系统能够通过高速互联总线桥的方式实现了基带芯片中物理层子系统和协议层子系统之间的联通，使得基带芯片具备功能的动态调整能力，此外，两个子系统之间能够实现直接、并行、大量的访存功能。
协议层基带处理系统物理层基带芯片总线总线桥联通物理层处理动态调整高速互联并行

[发明专利]一种吉比特级SpaceWire总线系统-CN201810139172.5有效
发明人：姜宏;杨孟飞;刘波;杨桦;吴军;刘鸿瑾;龚健;张绍林;于广良;叶东东;郭兵;苗志富 -专利权人：北京控制工程研究所
申请日： 2018-02-11 - 公布日： 2020-10-20 - 主分类号： H04L12/40 文献下载
摘要：一种吉比特级SpaceWire总线系统，所述系统包括：数据收发模块、数据缓冲模块、SpaceWire协议处理模块、数据处理模块。数据收发模块用于将光收发器的16B/20B编码与并行数据进行格式转换；数据缓冲模块用于异步时钟域的同步和数据缓存；SpaceWire协议处理模块用于总线数据的收发、识别控制代码和数据字符、更新协议状态、发送上行数据和地址、接收下行数据和地址；数据处理模块用于为SpaceWire协议处理模块、外部CPU、外部存储器、外部寄存器提供总线接口，并提供AXI和APB片上总线协议的转换。本发明减少了访存次数和时间，提高总线利用率，满足航天器高速数据传输的要求。
一种特级 spacewire 总线系统

[发明专利]一种变流器中的CAN通信控制装置及通信方法-CN201310672203.0有效
发明人：刘辉荣;付如愿;刘浩平;周志宇;梅文庆;刘海涛;蓝德劭;杨大成 -专利权人：南车株洲电力机车研究所有限公司
申请日： 2013-12-11 - 公布日： 2014-04-02 - 主分类号： G05B19/418 文献下载
摘要：本发明公开了一种用于变流器控制系统中的CAN通信控制装置，其包括：CAN总线接口单元，其与现场总线连接，用以接收或发送所述通信控制装置与总线网络上其他变流器控制装置之间需要传递的符合CAN标准协议或者自定义现场总线协议的报文；微控制单元，其与所述CAN总线接口电路连接，用以接收其他远程的变流器控制装置通过总线网络发送的符合CAN标准协议或者自定义现场总线协议的报文，并根据自身的配置文件对所述报文进行解析处理，然后转换成并行数据信息；其中，所述配置文件通过与所述微控制单元连接的串行总线接口单元经由串行总线网络来在线写入。
一种变流器中的 can 通信控制装置方法

[发明专利]高速分组总线结构和数据处理模块间传送数字数据的方法-CN97195970.6有效
发明人：罗伯特·T·里吉斯 -专利权人：交互数字技术公司
申请日： 1997-06-27 - 公布日： 2003-05-07 - 主分类号： G06F13/374 文献下载
摘要：一种并行分组的模块间仲裁高速控制数据总线系统，其允许在较复杂的数字处理环境下微处理器模块之间的通信。该系统具有简化的硬件结构，即快速FIFO列队工作在12.5MHz，TTLCMOS兼容电平时钟信号，单总线主仲裁，同步时钟，DMA，以及对微处理系统的独有模块寻址。该系统包括一并行数据总线，其在每一处理模块共享总线主驻留以发布通信和数据传输协议。总线仲裁在一个专用串行仲裁线上进行，并且通过将接收模块的地址放在所述仲裁线上并监视仲裁线的碰撞，以使请求的模块完成对并行数据总线的访问。
高速分组总线结构数据处理模块传送数字数据方法

[发明专利]一种AXI4高速总线及多队列仿真验证方法及仿真验证装置-CN202110789997.3在审
发明人：宋曼谷;王可;沙猛;郭志川 -专利权人：中国科学院声学研究所
申请日： 2021-07-13 - 公布日： 2023-01-17 - 主分类号： H04L41/14 文献下载
摘要：本发明属于通信技术领域，具体地说，涉及一种AXI4高速总线及多队列仿真验证方法，利用python语言构建AXI4总线协议仿真逻辑和多队列仿真逻辑；该方法包括：根据AXI4总线协议及以太网报文结构，得到支持不同格式的数据包；其中，该数据包附加并行同步传输的AXI4总线协议控制信号；调用python MyHDL扩展包，通过MyHDL信号传输接口，将得到的支持不同格式的数据包与待测试多队列信号交互，观测并比对其输出结果是否与预期结果相同
一种 axi4 高速总线队列仿真验证方法装置

[发明专利]一种芯片测试方法、装置和系统-CN202211646246.7在审
发明人：梁永元;黄明强 -专利权人：珠海一微半导体股份有限公司
申请日： 2022-12-21 - 公布日： 2023-05-23 - 主分类号： G01R31/28 文献下载
摘要：本申请公开了一种芯片测试方法、装置和系统，所述芯片测试方法通过总线协议库将测试程序进行协议化，协议化后的测试程序满足待测芯片的总线协议的传输要求，使得测试程序可以通过总线接口传输到待测芯片中，不需要额外占用待测芯片其他的进一步地，降低了ATE平台测试单颗芯片所需的通道资源，使得ATE平台可以同时测试更多的芯片，实现最大化site并行测试，大大降低了测试成本。
一种芯片测试方法装置系统

[发明专利]一种模块化的标准UART接口逻辑IP核-CN202111530608.1在审
发明人：齐亚磊;孙志勇;杨改赞 -专利权人：中国航空工业集团公司洛阳电光设备研究所
申请日： 2021-12-14 - 公布日： 2022-04-05 - 主分类号： G06F13/38 文献下载
摘要：本发明提供了一种模块化的标准UART接口逻辑IP核，串并转换模块将UART串行输入数据转换为并行数据，并写入到接收FIFO模块中，接收FIFO模块用于缓存接收数据，中断处理模块完成接收溢出和接收超时中断信号产生，寄存器配置模块通过局部并行总线管理模块获取CFG_DIN，配置接收和发送FIFO深度、中断使能、中断触发深度、接收超时时间、双工模式，发送FIFO模块用于缓存发送数据，并串转换模块将并行输入数据转换为串行数据输出，局部并行总线管理模块用于实现局部并行总线的地址锁存和译码。本发明实现局部并行总线到UART协议的转换，形成模块化的标准UART接口，提高UART接口的通用性和可移植性，采用模块化的设计方法，提高了接口电路的灵活性和扩展性。
一种模块化标准 uart 接口逻辑 ip

[发明专利]用于远程高速接口应用的流结构-CN01122608.0有效
发明人：梅迪·阿德米尔;安德鲁·J·林诺斯三世;乔治·R·罗德里格斯 -专利权人：国际商业机器公司
申请日： 2001-06-26 - 公布日： 2002-01-09 - 主分类号： H04L12/24 文献下载
摘要：这里公开了一个在远程总线之间具有高速交换接口的系统。该系统包括一个交换结构,有多个远程总线接口与该结构相连。一个包括多个并行逻辑流队列的可编程流队列用于根据远程总线接口的协议要求调度信息包。
用于远程高速接口应用结构

[发明专利]一种Profinet通讯协议转换卡以及转换方法-CN201711435041.3在审
发明人：王晓娜;柯冬生 -专利权人：深圳市英威腾电气股份有限公司
申请日： 2017-12-26 - 公布日： 2018-06-15 - 主分类号： H04L12/28 文献下载
摘要：本发明公开了一种Profinet通讯协议转换卡及转换方法，该Profinet通讯协议转换卡包括：MCU、CPLD芯片以及TPS‑1协议芯片；其中，MCU分别与CPLD芯片、TPS‑1协议芯片连接；用于通过TPS‑1协议芯片读取Profinet主站的控制指令，经过协议数据处理后，再通过CPLD芯片写入变频器；并通过CPLD芯片获取变频器的状态数据，经过协议数据处理后，写入TPS‑1协议芯片，再发送给Profinet本申请支持8/16位并行总线，与现有8位总线的硬件接口兼容，软件开发易于实现，芯片引脚较少，设计简单，开发周期短。 1
协议芯片通讯协议转换协议数据处理总线变频器主站写入读取开发周期控制指令软件开发数据交换芯片引脚硬件接口状态数据位并行转换兼容申请

[发明专利]一种面向异构多源大数据的高效并行采集方法-CN201711428068.X有效
发明人：陶飞;邹孝付;李建国 -专利权人：北京航空航天大学;北京神州飞航科技有限责任公司
申请日： 2017-12-26 - 公布日： 2019-04-16 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种面向异构多源大数据的高效并行采集方法，该方法采用Xilinx公司的ZYNQ‑7000 SoC芯片实现，包括：设计基于FPGA的异构多源大数据采集模块，并挂载到片内AXI总线上，该采集模块包括一个静态区和多个动态区，其中静态区负责片内AXI总线协议的实现和与多个动态区的数据交互，每个动态区根据要采集的设备协议的不同设计独立的对外接口和逻辑功能；异构多源大数据采集模块的内存分配和动态重构模块，为每个动态区分配不同的内存实现制造现场不同协议、不同设备的海量数据的高效并行采集是实现智能制造的关键，本发明能够实现异构多源大数据的高效并行采集。
动态区大数据多源异构并行采集采集模块动态重构静态区内存起始地址对外接口海量数据逻辑功能内存分配设备协议数据交互智能制造状态机挂载重构内存采集分配制造

[发明专利]网络数据处理的方法、装置和系统-CN200810169524.8有效
发明人：冯冬芹;章涵;褚健;金建祥 -专利权人：中控科技集团有限公司;浙江大学
申请日： 2008-09-28 - 公布日： 2009-04-22 - 主分类号： H04L29/08 文献下载
摘要：本发明公开了网络数据处理的方法、装置和系统，其中，所述方法为：当数据信息被上传到数据总线后，所述协议栈中的各个协议层分别从数据总线上提取与自身相关的数据信息；所述各个协议层分别对所述数据信息分别进行解析，获得各自的解析结果；根据各个协议层的所述解析结果，获取最终的网络数据，通过本发明实施例所提供的方法，通过各个协议单元并行地对网络数据进行处理，消除了现有技术中串行处理时各个协议单元的等待时间，极大地提高了网络数据的处理效率
网络数据处理方法装置系统

[发明专利]外部连接设备、主设备及数据通信系统-CN03800164.0有效
发明人：坂东秀明 -专利权人：索尼公司
申请日： 2003-02-19 - 公布日： 2004-06-23 - 主分类号： G06F13/12 文献下载
摘要：本发明涉及一种成为主设备的计算机等信息处理装置及一种作为与该装置连接的外部连接设备的存储卡，存储卡(1)与主设备(2)通过采用了4位并行信号、总线状态信号及时钟的6线式半双工协议来连接。存储卡(1)在总线状态信号的状态成为了受理中断的状态时，将中断信号(INT)发送到4位并行总线。4位并行信号中，不同的中断要素被分配到各个位。即根据中断的内容发送INT信号的位不同。
外部连接设备主设备数据通信系统

[发明专利]一种中央处理器的电压调节方法-CN200810241911.8无效
发明人：沈大树 -专利权人：深圳市先冠电子有限公司
申请日： 2008-12-29 - 公布日： 2010-07-07 - 主分类号： G06F1/26 文献下载
摘要：本发明公开了一种可以在串行的数字电压驱动模式的中央处理器中兼容并行的数字电压驱动模式进行电压调节的方法，达到低成本的兼容目的，具体为：用软件通过并行的数字电压驱动模式的总线模拟串行的数字电压驱动模式的总线协议，之后，对串行的数字电压驱动模式的总线发送系列数据，模拟中央处理器送出串行的数字电压驱动模式的总线的模式数据，实现对串行的数字电压驱动模式的中央处理器的电压调节。
一种中央处理器电压调节方法

[发明专利]一种基于ASI总线的扩展系统-CN202010423429.7在审
发明人：方立国;王慈;谢杨琛;吕岳 -专利权人：嘉兴善索智能科技有限公司
申请日： 2020-05-19 - 公布日： 2020-08-04 - 主分类号： G06F13/38 文献下载
摘要：本发明公开一种基于ASI总线的扩展系统，包括ASI主站以及从站，所述从站包括协议转化模块和MCU模块，其中：协议转化模块用以将ASI总线上的正弦平方模拟信号与MCU模块的数字信号进行相互转换；MCU模块接收外部输入端的信号读入并处理之后，转化成设定的从站响应格式传至协议转化模块。本发明通过对ASI总线系统的接口进行扩展，既可以实现串行扩展，也可以实现并行扩展，在外部条件不变的情况下，扩展了输入口的数量，降低了应用的成本。
一种基于 asi 总线扩展系统