“同步延时”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果650433个，建议您升级VIP下载更多相关专利

[发明专利]一种时钟同步方法、装置和终端设备-CN202210176798.X在审
发明人：蒋鑫 -专利权人：中移（上海）信息通信科技有限公司;中移智行网络科技有限公司;中国移动通信集团有限公司
申请日： 2022-02-25 - 公布日： 2023-09-05 - 主分类号： H04B10/079 文献下载
摘要：本发明提供了一种时钟同步方法、装置和终端设备，所述时钟同步方法包括：获取第一信号的光纤传输延时；获取终端设备中的现场可编程逻辑门阵列FPGA进行信号处理的信号处理延时；根据光纤传输延时和信号处理延时，确定第一终端设备与第二终端设备之间的时间延时；向第二终端设备发送时间延时，以使第二终端设备根据时间延时进行时间补偿，并使得第二终端设备与第一终端设备之间的时钟同步。本发明方案，在时钟同步的过程中，既考虑到第一信号在由第一终端设备向第二终端设备发送过程中的光纤传输延时，又考虑到终端设备中的FPGA进行信号处理的信号处理延时，并根据光纤传输延时和信号处理延时得到时钟同步的时间延时，可以提高时钟同步精度。
一种时钟同步方法装置终端设备

[发明专利]一种用于量子密钥生成系统的实时位同步修正方法-CN201910095188.5有效
发明人：张立华;李镇 -专利权人：北京中创为南京量子通信技术有限公司;北京中创为量子通信技术有限公司
申请日： 2019-01-31 - 公布日： 2021-04-23 - 主分类号： H04B10/079 文献下载
摘要：本申请提供一种用于量子密钥生成系统的实时位同步修正方法，主要步骤包括：①位同步处理单元持续读取探测器实时计数值及其对应的实时延时值，获取探测器探测延时效率关系、探测器最大单位时间计数值和其对应的最佳延时值；②判断是否启动实时位同步反馈流程；③位同步处理单元获取探测器当前计数和探测器当前延时值，得到下一次扫描的延时值，并发送给延时控制单元；④调整将探测器的延时值；⑤探测器进行计数累计；⑥位同步处理单元判断是否进行下一步⑦修正探测器的延时值；⑧延时控制单元调整探测器延时值为最佳延时值，完成本轮位同步修正，回到①；本方法无需中断系统的密钥生成流程，提高了密钥产生速率和系统的鲁棒性。
一种用于量子密钥生成系统实时同步修正方法

[发明专利]一种高速DAC同步调试系统及调试方法-CN202111671648.8有效
发明人：江风;张旭;曾韬;罗鸣 -专利权人：武汉邮电科学研究院有限公司
申请日： 2021-12-31 - 公布日： 2023-06-16 - 主分类号： G05B19/042 文献下载
摘要：一种高速DAC同步调试系统及调试方法，涉及数据通信领域，系统包括：时钟模块产生同频高频时钟信号；FPGA芯片同步每路高速DAC内部的多比特并行数据，在多比特并行数据同步完成后，还通过相同的测试码型判断不同路高速DAC是否同步，若否，产生至少两路调节延时的控制信号分别发送给延时时钟模块；时钟延时模块接收同频高频时钟信号，根据控制信号调整同频高频时钟信号的延时，将调整延时后的同频高频时钟信号发给对应的高速DAC；每次时钟延时模块调整延时后，FPGA芯片重新通过相同的测试码型判断不同路高速DAC是否同步，直至所有高速DAC同步。本发明自动补偿不同路高速DAC的延时，无需额外设置补偿器件。
一种高速 dac 同步调试系统方法

[实用新型]一种同步触发脉冲信号再生装置-CN201821233474.0有效
发明人：王航;陈峰;许党朋;赵灏;吕宏伟;眭明;韦佳天;谢征;田小程;张新立;杨小亮 -专利权人：中国电子科技集团公司第三十四研究所
申请日： 2018-08-01 - 公布日： 2019-01-15 - 主分类号： G06F13/40 文献下载
摘要：本实用新型为一种同步触发脉冲信号再生装置，本装置包括基准时钟生成模块、时间间隔测量模块、输入延时调节模块、输出延时调节模块和FPGA模块。运行时基准时钟生成模块跟踪、锁定输入时钟信号，生成系统时钟信号，时间间隔测量模块测量基准时钟信号与外部同步触发信号的时间差，计算延时控制量，FPGA模块根据延时控制量调节输入延时调节模块的延时值，本实用新型将同步触发脉冲信号再生，输出多路同步触发脉冲信号，其重复频率、脉宽、延时独立可调，确保每次上电后输出的同步触发脉冲信号与输入脉冲信号间的相位差小于200ps，提高延时调节分辨率，减小输出与输入同步触发脉冲信号之间的时间抖动。
同步触发脉冲信号延时调节时间间隔测量本实用新型基准时钟生成模块时钟信号延时控制再生装置输出触发脉冲信号同步触发信号测量基准独立可调生成系统时间抖动输出延时输入脉冲输入时钟输入同步重复频率时间差量调节相位差运行时分辨率多路减小脉宽上电延时锁定再生跟踪外部

[发明专利]一种用于声纳系统测试的数字延时系统及其实现方法-CN201810365376.0有效
发明人：朱芳;黄雄飞;魏娜;叶宝玉;徐佳 -专利权人：广州民航职业技术学院
申请日： 2018-04-20 - 公布日： 2022-02-11 - 主分类号： G01S7/52 文献下载
摘要：本发明公开了一种用于声纳系统测试的数字延时系统及其实现方法，系统包括第一延时单元、同步单元和第二延时单元；方法包括：根据第一延时值，通过第一延时单元将原始信号波形数据转化成带有相应数量时钟延时的信号波形数据；同步单元通过高频时钟对D/A时钟以及转化后的信号波形数据进行采样，并对高频时钟和采样结果进行同步处理；根据第二延时值，第二延时单元对同步处理的结果进行延时处理。相较于现有仅通过一个延时单元进行数字延时的方法，本发明采用两个延时单元进行两级延时，在保证延时量和延时精度的同时，还降低了对硬件资源的需求量，成本较低，可广泛应用于声纳系统测试技术领域。
一种用于声纳系统测试数字延时及其实现方法

[发明专利]一种传输设备时钟同步信息倒换延时的测试方法-CN200710166590.5有效
发明人：张忠未;向建英 -专利权人：中兴通讯股份有限公司
申请日： 2007-11-07 - 公布日： 2009-05-13 - 主分类号： H04L12/26 文献下载
摘要：本发明公开了一种传输设备时钟同步信息倒换延时的测试方法，预先将多个网元和同步数字体系测试仪进行链式组网，搭建至少三组不同的测试环境，所述方法包括：分别测试出各组测试环境下的时钟同步信息的间隔时间，并将各组测试环境中的保持信息延时、倒换信息延时、非倒换信息延时作为未知数，和所述时钟同步信息的间隔时间组成方程式；根据所述方程式计算得到保持信息延时、倒换信息延时、非倒换信息延时的值；根据所述保持信息延时、倒换信息延时、非倒换信息延时的值，计算得到时钟同步信息倒换延时。
一种传输设备时钟同步信息倒换延时测试方法

[发明专利]配电主站与配电终端时钟同步时刻的选择方法-CN201410458007.8在审
发明人：李珊;李克文;欧世锋;梁朔;吴丽芳;高立克;吴剑豪;周杨珺;林强;程强;莫凤芝;俞小勇;祝文姬;韦杏秋 -专利权人：广西电网公司电力科学研究院;华中科技大学
申请日： 2014-09-10 - 公布日： 2014-12-17 - 主分类号： H04J3/06 文献下载
摘要：本发明公开了一种配电主站与配电终端时钟同步时刻的选择方法，将连续三次的通道延时△t₁、△t₂、△t₃的延时误差作为判断时钟同步时刻的选择依据。据此改进了配电主站与配电终端时钟同步方法，即在原有配电主站与配电终端时钟同步的三个过程的基础上，在延时获得过程和延时传递过程之间增加时钟同步时刻的选择过程，使得后续延时传递过程中下发的通道延时为延时获得过程得到的3次通道延时的平均值。本发明中的时钟同步协议是基于现有SNTP对时协议，在对时的时刻以及通道延时上做了更为精确地选择，尤其对通道延时不稳定的无线通信网络，在不改变现有配电自动化主站、终端硬件结构、SNTP对时协议的条件下，能实现时钟同步误差精度更高的目的
配电终端时钟同步时刻选择方法

[发明专利]一种环网分布式母线保护同步方法-CN201310700082.6有效
发明人：叶品勇;唐治国;陈新之;张云;徐頔飞;陈庆旭 -专利权人：南京国电南自电网自动化有限公司
申请日： 2013-12-18 - 公布日： 2014-04-09 - 主分类号： H02J13/00 文献下载
摘要：本发明公开了一种环网分布式母线保护同步方法，包含环网母线保护的采样同步，定值压板同步，时间同步三个方面。对于采样同步采用固定延时加测量延时并实时修正采样报文延时修正域，环网母线保护间隔单元获得所有间隔单元采样报文后，通过解析延时修正域中采样延时进行软件插值同步。采用源端同步的方法来实现定值压板同步，定值压板可在环网母线保护任意间隔进行同步。采用基于最小地址的时间同步方法，能够保证在最极端失去外对时源的情况下，环网母线保护各间隔仍具有很高的对时精度。本发明效果在于采样同步实现方法简单，同步不需要外部同步源，同步精度高。
一种分布式母线保护同步方法

[发明专利]配电主站与配电终端时钟同步方法-CN201410457999.2无效
发明人：李克文;李珊;欧世锋;周杨珺;梁朔;吴丽芳;高立克;吴剑豪;俞小勇;祝文姬;林强;程强;莫凤芝;韦杏秋 -专利权人：广西电网公司电力科学研究院;华中科技大学
申请日： 2014-09-10 - 公布日： 2014-12-17 - 主分类号： H02J13/00 文献下载
摘要：本发明公开了一种配电主站与配电终端时钟同步方法，即在原有配电主站与配电终端时钟同步的三个过程的基础上，在延时获得过程和延时传递过程之间增加时钟同步时刻的选择过程，该过程中，将连续三次的通道延时△t₁、△t₂、△t₃的延时误差作为判断时钟同步时刻的选择依据，使得后续延时传递过程中下发的通道延时为延时获得过程得到的3次通道延时的平均值。本发明中的时钟同步协议是基于现有SNTP对时协议，在对时的时刻以及通道延时上做了更为精确地选择，尤其对通道延时不稳定的无线通信网络，在不改变现有配电自动化主站、终端硬件结构、SNTP对时协议的条件下，能实现时钟同步误差精度更高的目的
配电终端时钟同步方法

[发明专利]延时校准方法、装置、同步控制器及可读存储介质-CN201910811517.1有效
发明人：毛一超;谢虎;周游;康鹏;朱思东;谢松;丁昭恒 -专利权人：成都精位科技有限公司
申请日： 2019-08-30 - 公布日： 2023-03-28 - 主分类号： H04W24/08 文献下载
摘要：本申请提供一种延时校准方法、装置、同步控制器及可读存储介质，涉及定位技术领域。在需要进行延时校准时，同步控制器向目标基站发送延时测量指令及校准脉冲，并在接收到目标基站返回的校准脉冲时，根据发送该校准脉冲的时间及接收该校准脉冲的时间计算得到各目标基站对应的线路延时，进而根据得到的线路延时计算得到各目标基站对应的延时校准值，然后向目标基站发送包括目标基站的标识及对应的延时校准值的延时校准指令。其中，延时测量指令中包括目标基站的标识。目标基站在接收到对应的延时校准指令后，根据该延时校准指令中的延时校准值对同步控制器发送的同步信号进行延时处理。由此，可直接进行延时校准，无需返厂。
延时校准方法装置同步控制器可读存储介质

[发明专利]带模式切换功能的宽范围时间延迟电路-CN201610890469.6有效
发明人：俞德军;陈远文;骆军;周乙伟;刘志刚 -专利权人：江阴元灵芯旷微电子技术有限公司
申请日： 2016-10-12 - 公布日： 2023-06-27 - 主分类号： H03K5/133 文献下载
摘要：带模式切换功能的宽范围时间延迟电路，本发明涉及双模式延时电路技术领域，解决现有技术不能够进行精确地按需切换延时时间等技术问题。本发明主要包括基准信号模块，用于提供短延时脉冲触发；短延时模块，接收由基准信号模块输出的参考信号；长延时模块，其中包括振荡器和分频延时器；延时切换模块，接收由短延时模块输出的短延时信号；延时选择模块，同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号，并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。本发明用于延时电路设计。
模式切换功能范围时间延迟电路

[实用新型]带模式切换功能的宽范围时间延迟电路-CN201621117466.0有效
发明人：俞德军;陈远文;骆军;周乙伟;刘志刚 -专利权人：成都卓创科微电子有限公司
申请日： 2016-10-12 - 公布日： 2017-05-10 - 主分类号： H03K5/133 文献下载
摘要：带模式切换功能的宽范围时间延迟电路，本实用新型涉及双模式延时电路技术领域，解决现有技术不能够进行精确地按需切换延时时间等技术问题。本实用新型主要包括基准信号模块，用于提供短延时脉冲触发；短延时模块，接收由基准信号模块输出的参考信号；长延时模块，其中包括振荡器和分频延时器；延时切换模块，接收由短延时模块输出的短延时信号；延时选择模块，同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号，并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。本实用新型用于延时电路设计。
模式切换功能范围时间延迟电路

[发明专利]一种同步多路脉冲产生系统及方法-CN201510712860.2有效
发明人：韩鹏程;董大明;杜晓凡;矫雷子;赵贤德;郎筠;鲍锋;范媛媛 -专利权人：北京农业智能装备技术研究中心
申请日： 2015-10-28 - 公布日： 2018-09-11 - 主分类号： H03K5/133 文献下载
摘要：本发明涉及一种同步多路脉冲产生系统及方法，该系统包括：通信模块，用于接收命令帧，并将命令帧发送到FPGA模块；FPGA模块，用于根据命令帧产生长延时时间的同步脉冲信号；CMOS模拟延时模块，用于根据命令帧产生短延时时间的同步脉冲信号本发明提出的同步多路脉冲产生系统及方法，通过FPGA模块进行纳秒级的延时调整，通过CMOS模拟延时模块进行皮秒级的延时调整，从而产生延时精度高同时延时时间范围宽的同步脉冲，降低了脉冲产生系统的体积和成本
一种同步脉冲产生系统方法

[实用新型]配电主站与配电终端时钟同步系统-CN201420517537.0有效
发明人：李克文;欧世锋;吴丽芳;吴剑豪;周杨珺;高立克;李珊;林强;程强;梁朔;莫凤芝;俞小勇;祝文姬;韦杏秋 -专利权人：广西电网公司电力科学研究院;华中科技大学
申请日： 2014-09-10 - 公布日： 2015-09-02 - 主分类号： H02J13/00 文献下载
摘要：本实用新型公开了一种配电主站与配电终端时钟同步系统，发明人利用GPS/北斗的时钟功能构建了一种配电主站与配电终端时钟同步系统，主站系统和配电自动化终端通过GPS/北斗时钟进行时钟同步过程。据此建立了一种时钟同步方法，其中时钟同步时刻的选择过程中，将连续三次的通道延时△t₁、△t₂、△t₃的延时误差作为判断时钟同步时刻的选择依据，使得后续延时传递过程中下发的通道延时为延时获得过程得到的3次通道延时的平均值。应用本实用新型的时钟同步方法中的时钟同步协议是基于现有SNTP对时协议，在对时的时刻以及通道延时上做了更为精确地选择，尤其对通道延时不稳定的无线通信网络，能实现时钟同步误差精度更高的目的。
配电终端时钟同步系统

[发明专利]应用于全数字PLL的低功耗相位累加器-CN201510511188.0有效
发明人：潘少辉;胡胜发 -专利权人：安凯（广州）微电子技术有限公司
申请日： 2015-08-19 - 公布日： 2018-06-26 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了应用于全数字PLL的低功耗相位累加器，包括有异步计数器、同步计数器、延时采集模块和同步输出模块，所述异步计数器的输出端连接至同步计数器的输入端，所述延时采集模块用于采集异步计数器和同步计数器的信号，所述同步输出模块用于将延时采集模块采集到的信号同步输出。本发明利用异步计数器和同步计数器实现相位累加计数功能，降低了延时功耗；并且采用采样信号分别延时来采样不同级异步、同步计数器的输出，进一步降低功耗，并利用同步延时信号再次采样，从而实现同步输出。
延时同步计数器异步计数器相位累加器采集模块低功耗全数字同步输出模块采样应用输出同步计数器实现采集输出端连接采样信号电子电路计数功能降低功耗同步延时相位累加信号同步输入端功耗