专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果6831982个,建议您升级VIP下载更多相关专利
  • [发明专利]逻辑电路装置-CN200510072637.2无效
  • 大根田拓;菅野伸一;樽家昌也;宮本幸昌;小川陆 - 株式会社东芝
  • 2005-05-17 - 2005-11-23 - H03K19/173
  • 可编逻辑电路是基于电路数据的可变电路组件。电路数据存储器存储多个电路数据和性能要求。特性数据存储器存储每个可编逻辑电路的特性数据。控制单元计算多个可编逻辑电路的最小电压以执行基于性能要求的多个电路数据,并有选择地将多个电路数据分配给多个可编逻辑电路以便使分配给每个可编逻辑电路电路数据的性能要求落在最小电压下可编逻辑电路的工作范围之内提供单元为多个可编逻辑电路提供最小电压。
  • 逻辑电路装置
  • [发明专利]网络中继装置-CN201210528108.9有效
  • 田村和之;加藤刚 - 阿拉克斯拉网络株式会社
  • 2012-12-10 - 2013-09-11 - H04L12/937
  • 本发明提供了一种网络中继装置,在搭载了可编逻辑电路的网络中继装置中,能够避免可编逻辑电路的配置时的通信停止,而不采用双重可编逻辑电路。网络中继装置具有主控制部、网络接口部、进行接收包的目的地判定的中继处理部。网络接口部具有多个线路接口部,分别连接有物理线路;数据存储部,存储电路数据;可编逻辑电路,实现具有规定功能的逻辑电路;设定电路,使用电路数据,针对可编逻辑电路构成逻辑电路;以及状态控制部,设置在可编逻辑电路以外的电路中,并且,将各线路接口部的状态控制为能够进行数据收发的激活状态和不能进行数据收发的准备状态中的任意一种状态。
  • 网络中继装置
  • [发明专利]硬化的可编器件-CN201180048329.X有效
  • A·L·李;J·T·瓦特 - 阿尔特拉公司
  • 2011-08-02 - 2013-06-12 - H03K19/173
  • 硬化可编逻辑器件被提供有可编电路可编电路可以被硬连接以实现定制逻辑电路。通用制造掩模可以被用来形成可编电路,并且可以被用在硬化可编逻辑器件的产品系列的生产中,硬化可编逻辑器件中的每一个可以实现不同的定制逻辑电路。定制制造掩模可以被用来硬连接可编电路,以实现专用的定制逻辑电路可编电路可以被硬连接,从而使得实现定制逻辑电路的硬化可编逻辑器件的信号时序特性可以匹配使用配置数据实现相同定制逻辑电路可编逻辑器件的信号时序特性。
  • 硬化可编程器件
  • [发明专利]可编逻辑电路中硬件加速器镜像的测试与修复-CN201380073319.0在审
  • E·克鲁格里克 - 英派尔科技开发有限公司
  • 2013-02-19 - 2015-10-28 - G05B19/05
  • 本文中描述的技术一般包括用于可编逻辑电路中的硬件加速器镜像的测试和修复的方法。在包括多个可编逻辑电路的处理器芯片中,通过用复制的硬件加速器镜像对测试电路编程以及使测试电路处于与第一可编逻辑电路相同的逻辑状态,来测试被编程到第一可编逻辑电路中的硬件加速器镜像。将来自第一可编逻辑电路的输出和来自测试电路的输出进行比较表明被编程到第一可编逻辑电路中的硬件加速器镜像的精度。测试电路可以取代第一可编逻辑电路,或者测试电路可被重新编程,用来测试被编程到处理器芯片的其他可编逻辑电路中的其他硬件加速器镜像。
  • 可编程逻辑电路硬件加速器测试修复
  • [发明专利]一种基于一次可编查找表的标准单元逻辑电路-CN201510645956.1有效
  • 童元满 - 浪潮(北京)电子信息产业有限公司
  • 2015-10-08 - 2019-02-19 - G06F21/76
  • 本发明实施例公开了一种基于一次可编查找表的标准单元逻辑电路,包括:基于反熔丝的存储单元阵列、状态放大和编程逻辑电路;其中,若所述标准单元逻辑电路有2n个输入的字线使能信号WL,有m个输入的位线使能信号BLS,则所述存储单元阵列为2n行m列的存储单元阵列,所述状态放大和编程逻辑电路为m个,且每个状态放大和编程逻辑电路与所述每个状态放大和编程逻辑电路相对应的一列存储单元均相连本实施例中的存储单元阵列为基于反熔丝的存储单元阵列,反熔丝电路编程之后不具有可逆性,且只能编程一次,能保障芯片的核心逻辑不受木马电路的干扰或破坏,保证核心私密数据的安全存储,不被后门电路窃取。
  • 一种基于一次可编程查找标准单元逻辑电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top