“减法单元”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1587640个，建议您升级VIP下载更多相关专利

[发明专利]交并比电路-CN201911396868.7有效
发明人：张晨晨;边立剑 -专利权人：上海安路信息科技有限公司
申请日： 2019-12-30 - 公布日： 2021-02-02 - 主分类号： G06N3/063 文献下载
摘要：本发明提供了一种交并比电路，用于卷积神经网络，所述交并比电路包括第一交集面积计算电路、并集面积计算电路和第一除法器，所述并集面积计算电路包括第一面积计算电路、第二面积计算电路、第二交集面积计算电路、第一加法器和第二减法器，所述第一边值计算电路和所述第二边值计算电路均包括第一过程值计算电路、第二过程值计算电路和第二减法器，所述第二过程值计算电路包括第三减法器、第三移位器、第四减法器、第四移位器和第二比较单元，所述第三移位器和所述第二比较单元均与所述第三减法器连接，所述第四移位器和所述第二比较单元均通过所述第四减法器连接，通过电路实现了IOU算法，从而降低了卷积神经网络的整体功耗。
交并电路

[发明专利]一种快速FSK解调方法及全数字低功耗实现装置-CN201110157128.5有效
发明人：吴中宁;刘晓鹏;韩雁 -专利权人：浙江大学;北京交大微联科技有限公司杭州分公司
申请日： 2011-06-13 - 公布日： 2012-01-18 - 主分类号： H04L27/14 文献下载
摘要：同时本发明还提供了实现该算法的全数字低功耗装置，包括限幅单元、采样单元、M滑动窗、第一存储单元、第一按位同或运算单元、第一计数单元、第一比较减法器、第二存储单元、第二按位同或运算单元、第二计数单元、第二比较减法器、减法器、加法器、均值滤波器和判决器。
一种快速 fsk 解调方法数字功耗实现装置

[实用新型]一种提高信号摄取可靠性的DCS系统-CN201520397073.9有效
发明人：郭凌云;卢超;王晓智;郭海军;黄家欢;刘军华 -专利权人：广东大唐国际潮州发电有限责任公司
申请日： 2015-06-10 - 公布日： 2015-10-28 - 主分类号： G05B19/418 文献下载
摘要：本实用新型涉及一种提高信号摄取可靠性的DCS系统，包括传感装置、信号处理运算单元、警报处理单元；信号处理运算单元包括延时模块、减法模块、触发模块，减法模块的两个输入端分别连接延时模块和所述传感装置，所述延时模块的输入端连接所述传感装置，所述减法模块的输出端连接所述触发模块，所述触发模块的输出端连接所述警报处理单元。本实用新型通过设置延时模块、减法模块判断延时数据与实时数据之间是否存在大幅跳变，若存在则发出报警信号并提出异常数据，及时通知监盘人员，提高信号摄取可靠性，避免异常信号影响监盘人员的正常判断及操作，保证受控系统安全稳定运行
一种提高信号摄取可靠性 dcs 系统

[实用新型]一种基于可编程增益放大器的信号处理电路-CN201120012294.1无效
发明人：吕长志;彭振宇;佘烁杰;孟宪磊;黄月强;范宇;张健;盖辰宁;王任卿 -专利权人：北京工业大学
申请日： 2011-01-14 - 公布日： 2011-08-17 - 主分类号： H03G3/20 文献下载
摘要：本实用新型公开了一种基于可编程增益放大器（PGA单元）的信号处理电路，包括：输入信号保持单元，用于对输入的小信号的进行保持；PGA单元，与上述的输入信号保持单元连接，用来选择输入的小信号的增益衰减幅度；加减法运算单元，其与上述的PGA单元输出相连接，用来实现对PGA单元输出不同信道的小信号幅度进行加减法运算；输出信号保持单元，与上述的加减法运算单元连接，实现对已完成加减法运算的信道小信号进行保持，并将其传送到电路的输出端
一种基于可编程增益放大器信号处理电路

[发明专利]风扇控制装置及其方法-CN201310179547.8有效
发明人：游春杰;陈钰辉 -专利权人：广达电脑股份有限公司
申请日： 2013-05-15 - 公布日： 2017-08-18 - 主分类号： F04D27/00 文献下载
摘要：风扇控制装置包括减法器、决定单元及调整单元。减法器计算目前转速与目标转速的转速差值。决定单元根据转速差值决定调整因子。调整单元根据调整因子将风扇的转速控制信号由第一控制信号改变为第二控制信号。
风扇控制装置及其方法

[发明专利]求商和余数的高速除法器-CN200710048957.3无效
发明人：张小云;乔治L·杨 -专利权人：四川虹微技术有限公司
申请日： 2007-04-25 - 公布日： 2008-10-29 - 主分类号： G06F7/535 文献下载
摘要：本发明提供了一种用于求商和余数的高速除法器，包括一个基本运算单元，用于一次求得两位商和新余数，并通过流水线或迭代方式运行若干次基本运算单元的方法实现除法。基本运算单元包括一个用于并行执行三个减操作的并行减法器，一个用于求得两位商的两位商生成器，以及一个用于生成新余数的余数生成器。并行减法器包括三组减法器，每组减法器完成一个减操作，输出的三个差作为备选的新余数。减法器可以是一次求得一位差的一位减法器或者根据需要使用一次求得k位差的k位超前借位减法器。余数生成器根据两位商生成器输出的两位商q_j+1q_j，在余数R和并行减法器输出的三个差中选择确定新余数。本发明通过超前借位减法、并行减法、一次求两位商的技术，实现了快速高效的求商和余数的除法器。
余数高速法器

[实用新型]高精度磁场探测器-CN201821640655.5有效
发明人：张小平;杨黎;韦佩兰 -专利权人：重庆金山医疗器械有限公司
申请日： 2018-10-10 - 公布日： 2019-08-02 - 主分类号： A61B5/06 文献下载
摘要：本实用新型提出了一种高精度磁场探测器，包括探测器本体、第一磁场强度采集模块、第二磁场强度采集模块、控制单元和警示单元；还包括磁场强度减法器和比较器，第一磁场强度采集模块输出端连接磁场强度减法器第一输入端，第二磁场强度采集模块连接磁场强度减法器第二输入端，磁场强度减法器输出端连接比较器第一输入端，比较器第二输入端连接控制单元的磁场强度差阈值输出端，比较器输出端连接控制单元的I/O接口，控制单元连接警示单元
磁场强度采集减法器磁场探测器比较器输入端警示单元比较器输出端连接控制单元本实用新型模块输出端输出端连接输入端连接探测器本体磁场探测环境磁场模块连接强度差输出端探测

[发明专利]共模噪声的处理方法和共模噪声处理装置-CN201680000751.0有效
发明人：李华飞;文亚南 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2016-08-08 - 公布日： 2019-04-02 - 主分类号： G06F3/044 文献下载
摘要：共模噪声处理装置包括：s个减法处理单元和一个频谱分析模块，s为大于0的整数；每个所述减法处理单元包括两个第一输入端口、一个减法器和一个第一输出端口，所述两个第一输入端口与所述减法器相连，所述减法器与所述第一输出端口相连；所述频谱分析模块包括s个第二输入端口和至少一个频谱分析单元，所述s个第二输入端口与所述至少一个频谱分析单元相连；s个所述减法处理单元的s个第一输出端口与所述频谱分析模块的s个第二输入端口一一相连。
噪声处理方法装置

[发明专利]电子装置-CN202210641166.6在审
发明人：桥本和幸;渡边英俊 -专利权人：群创光电股份有限公司
申请日： 2022-06-08 - 公布日： 2023-04-04 - 主分类号： G09G3/32 文献下载
摘要：所述像素电路包括第一比较器、第二比较器以及减法单元。所述第一比较器产生第一比较信号。所述第二比较器产生第二比较信号。所述减法单元耦接到所述半导体元件且被配置成接收第一比较信号及第二比较信号，且产生减法信号。
电子装置

[发明专利]直流电压转换电路及液晶显示装置-CN201710587339.X在审
发明人：张先明 -专利权人：深圳市华星光电半导体显示技术有限公司
申请日： 2017-07-18 - 公布日： 2017-12-22 - 主分类号： H02M3/156 文献下载
摘要：该直流电压转换电路包括分压单元、电压转换单元、第一减法器、加法器、第二减法器、及脉冲宽度调制单元，所述脉冲宽度调制单元用于当第二减法器输出端输出的电压小于或大于一预设电压差值时对应调整其输出的脉冲信号的占空比，使输出电压及反馈电压增大或减小直至第二减法器输出端输出的电压等于预设电压差值，从而在直流电压转换电路输出的电流增大时提高其输出电压，输出的电流减小时降低其输出电压，能够保证与其连接的用电元件接收到的电压保持一致
直流电压转换电路液晶显示装置

[发明专利]一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法-CN201110022076.0无效
发明人：张萌;周传海;吴建辉;时龙兴;丁小军;李红;戴亮;罗毅;周应栋 -专利权人：东南大学
申请日： 2011-01-19 - 公布日： 2011-05-25 - 主分类号： G06F17/14 文献下载
摘要：一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法，所述基4蝶形单元包括乘模块、加模块和控制模块，其中乘模块并行完成12个实数乘操作，其结果送给加模块；加模块对实数乘运算结果执行三个阶段的加/减法运算，控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能，通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算，大大地减少硬件资源。同时本发明在乘模块和加模块之间插入中间寄存器，构造乘模块和加模块在整体上的流水线处理结构，提高基4蝶形运算单元的运算速度，从而提高FFT/IFFT的处理速度。
一种应用于 fft ifft 蝶形单元电路及其处理方法

[实用新型]一种应用于FFT/IFFT的基4蝶形单元电路-CN201120017083.7无效
发明人：张萌;周传海;吴建辉;时龙兴;丁小军;李红;戴亮;罗毅;周应栋 -专利权人：东南大学
申请日： 2011-01-19 - 公布日： 2011-09-28 - 主分类号： G06F17/14 文献下载
摘要：一种应用于FFT/IFFT的基4蝶形单元电路，所述基4蝶形单元包括乘模块、加模块和控制模块，其中乘模块并行完成12个实数乘操作，其结果送给加模块；加模块对实数乘运算结果执行三个阶段的加/减法运算，控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能，通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算，大大地减少硬件资源。同时本实用新型在乘模块和加模块之间插入中间寄存器，构造乘模块和加模块在整体上的流水线处理结构，提高基4蝶形运算单元的运算速度，从而提高FFT/IFFT的处理速度。
一种应用于 fft ifft 蝶形单元电路

[发明专利]一种基于8T SRAM内存内行列双向的减法计算电路结构-CN202111390098.2在审
发明人：彭春雨;高荣争;朱志国;吴秀龙;蔺智挺;陈军宁 -专利权人：安徽大学;合肥市微电子研究院有限公司
申请日： 2021-11-22 - 公布日： 2022-04-15 - 主分类号： G11C8/10 文献下载
摘要：本发明公开了一种基于8T SRAM内存内行列双向的减法计算电路结构，包括：整体时序控制模块、行地址译码模块、列地址译码模块、行字线选择模块、列字线选择模块、SRAM存储阵列、行输出模块和列输出模块；行地址译码模块与行字线选择模块相连，列地址译码模块与列字线选择模块相连，行字线选择模块、列字线选择模块、行输出模块和列输出模块分别与SRAM存储阵列相连；通过调整8管SRAM单元的字线传输管的宽长比控制单元权重，实现减法计算。本发明可以实现8T SRAM内存内的行减法和列减法计算，减少了传输过程的消耗，使功耗大幅降低，而且能够在减法计算时使所有SRAM单元的字线同时开启并行计算，大大提高了计算时数据的吞吐率。
一种基于 sram 内存行列双向减法计算电路结构

[发明专利]带隙参考电路-CN200410034336.6无效
发明人：柯明道;储青云;罗文裕 -专利权人：矽统科技股份有限公司
申请日： 2004-04-12 - 公布日： 2005-10-19 - 主分类号： H03F1/30 文献下载
摘要：一种带隙参考电路，其中：一减法器连接到一P沟道带隙参考单元以及一N沟道带隙参考单元之间，该减法器包含两个NPN型晶体管，其二者连接到该P沟道带隙参考单元，以及两个PNP型晶体管，其二者连接到该N沟道带隙参考单元该减法器将该P沟道带隙参考单元以及该N沟道带隙参考单元所产生的电流作相减，并在一输出电阻上产生一小于1伏特的曲率补偿电压，其电压对于温度敏感度极低。
参考电路

[发明专利]一种基于混值的六值绝热异步加减法计数器单元及计数器-CN201110284576.1无效
发明人：汪鹏君;梅凤娜 -专利权人：宁波大学
申请日： 2011-09-23 - 公布日： 2012-02-22 - 主分类号： G06F7/50 文献下载
摘要：本发明公开了一种基于混值的六值绝热异步加减法计数器，包括N位基于混值的六值绝热异步加减法计数器单元、N-1位六值绝热进位/借位电路及设置于第i位所述的六值绝热进位/借位电路与第i+1位所述的基于混值的六值绝热异步加减法计数器单元之间的DTCTGAL缓冲器，基于混值的六值绝热异步加减法计数器单元由六值绝热右移门和六值绝热D触发器组成；优点是根据电路三要素理论，将绝热技术引入到六值逻辑电路设计中，利用混值编码技术实现了基于混值（2-3混值）的六值绝热异步加减法计数器的设计，能耗节省显著，且具有高信息密度的特点，与常规的六值异步加减法计数器相比节省能耗约94%。
一种基于绝热异步加减法计数器单元