“伽罗华域”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果141901个，建议您升级VIP下载更多相关专利

[发明专利]用于实现伽罗华域约简的电路和方法-CN201610258613.4有效
发明人： P·R·查 -专利权人：阿尔特拉公司
申请日： 2016-04-22 - 公布日： 2022-03-11 - 主分类号： G06F7/535 文献下载
摘要：一种用于使用不可约多项式约简伽罗华域扩展值的伽罗华域约简电路装置，包括多个存储器，每个存储器用于存储从不可约多项式导出的相应值和扩展位值的相应组合，其中，扩展值的扩展位对多个存储器寻址以输出相应值中的一个或多个值伽罗华域约简电路装置还包括用于将多个存储器的输出与所述扩展值的域内位组合的异或电路装置。还存在一种操作这样的伽罗华域约简电路装置以约简伽罗华域扩展值的方法，一种并入电路装置的可编程集成电路器件，一种在这样的可编程集成电路器件上执行伽罗华域乘法运算的方法和一种将可编程集成电路器件配置为执行这样的伽罗华域乘法运算的方法
用于实现伽罗华域约简电路方法

[发明专利]伽罗华域乘法器及纠删编解码系统-CN202210039878.0有效
发明人：张磊;王明明;王凛 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-01-14 - 公布日： 2022-04-22 - 主分类号： G06F7/523 文献下载
摘要：本申请公开了一种伽罗华域乘法器及纠删编解码系统。其中，伽罗华域乘法器包括多个串联连接的基本运算单元和多个串联连接的循环处理单元，基本运算单元总数和循环处理单元总数根据伽罗华域乘法器的输入数据的数据位宽确定。各基本运算单元对接收到的数据和目标生成元进行伽罗华域乘法运算，并将乘法计算结果输出至下一个运算单元和相应的循环处理单元。循环处理单元组用于根据输入数据、初始化数据和基本运算单元组输出的伽罗华域乘法运算结果确定当前循环次数，并输出最终计算结果。本申请不仅可有效降低存储系统的硬件资源及面积消耗，还支持伽罗华域多项式的灵活配置。
伽罗华域乘法器纠删编解码系统

[发明专利]一种多进制LDPC编码方法及编码器-CN201610999414.9有效
发明人：张亚林;树玉泉;张金涛;李刚 -专利权人：中国电子科技集团公司第五十四研究所
申请日： 2016-11-14 - 公布日： 2019-05-07 - 主分类号： H03M13/11 文献下载
摘要：本发明公开了一种多进制LDPC编码方法及编码器，它涉及多进制LDPC在给定的任意进制，任意校验矩阵情况下，编码方法及编码器设计；所述方法包括：接收待编码信息，通过查表法计算伽罗华域乘法，乘积结果在伽罗华域相加即得到校验信息；所述编码器包括：存储模块、变换后校验矩阵模块、伽罗华域乘法器模块、伽罗华域加法器模块、组合模块、控制模块。
一种多进制 ldpc 编码方法编码器

[发明专利]小型伽罗华域乘法器引擎-CN200380104310.8有效
发明人：约瑟夫·斯坦;约叔亚·A·卡布罗茨基 -专利权人：阿纳洛格装置公司
申请日： 2003-10-09 - 公布日： 2006-01-04 - 主分类号： G06F15/00 文献下载
摘要：一种小型伽罗华域并行乘法器引擎，包括：用于在伽罗华域上使二个带系数的多项式相乘以得到它们的乘积的乘法器电路；伽罗华域线性变换器电路，其具有一个来自该乘法器电路的乘输入，用以预测该多项式乘积对一个不可约多项式的模余数；第一和第二多项式输入；该伽罗华域线性变换器电路可包括配置在一个矩阵和一个单位矩阵部分中的多个单元，其中，这些单位矩阵部分单元表示当该乘法器电路的输出是一个其幂小于该不可约多项式的幂的多项式时余数的预测
小型伽罗华域乘法器引擎

[发明专利]基于伽罗华域傅里叶变换的RS码编码参数盲识别方法-CN201310352227.8无效
发明人：马丕明;黎靖;杨勇 -专利权人：山东大学
申请日： 2013-08-14 - 公布日： 2013-11-20 - 主分类号： H03M13/15 文献下载
摘要：基于伽罗华域傅里叶变换的RS码编码参数盲识别方法，属信道编码参数盲识别技术领域。该方法通过遍历码字起点，码长和本原多项式，对待识别数据进行伽罗华域的傅里叶变换，仅通过统计伽罗华域傅里叶变换后各系数为0的次数，就可以识别出RS码的起点，码长和本原多项式，根据系数为0位置和个数可识别出生成多项式
基于伽罗华域傅里叶变换 rs 编码参数识别方法

[发明专利]一种存储系统纠删码编码、解码电路及编解码电路-CN201410769151.3在审
发明人：李超;丁杰;刘建伟;周文 -专利权人：北京麓柏科技有限公司
申请日： 2014-12-12 - 公布日： 2015-05-06 - 主分类号： H03M13/15 文献下载
摘要：本发明公开了一种存储系统纠删码编码、解码电路，编码电路包括三个纠删码编码电路单元，所述纠删码编码电路单元包括用于输入待编码数据的输入端口、以及输出端口，所述纠删码编码电路用于将输入的待编码数据与对应系数用伽罗华域乘法进行相乘，得到伽罗华域乘法输出，并将多个伽罗华域乘法输出进行异或，得到校验数据，任意两个纠删码编码电路单元的系数之间线性无关。
一种存储系统纠删码编码解码电路

[发明专利]一种RAID验证中参数自动生成方法、装置及存储介质-CN202211270323.3在审
发明人：范晓钊;贾晓龙;吴睿振;邵海波;乐亚平 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2022-10-18 - 公布日： 2023-01-10 - 主分类号： G06F30/33 文献下载
摘要：、装置及存储介质，该方法包括开始，输入配置信息，判断工作模式是否为输入，若否则为输入失败，从新输入配置信息，若是则进行RAID6/TP的满条带或读修改写；在满条带模式时，若为RAID6则进行RAID6伽罗华域做异或/乘/除计算，得到RAID6满条带模式下的构造参数阵列；若为RAIDTP则进行RAIDTP伽罗华域做异或/乘/除计算，得到RAIDTP满条带模式下的构造参数阵列；在读修改写模式时，若为RAID6则进行RAID6伽罗华域做异或/乘/除计算，得到RAID6读修改写模式下的构造参数阵列；若为RAIDTP则进行RAIDTP伽罗华域做异或/乘/除计算，得到RAIDTP读修改写模式下的构造参数阵列。
一种 raid 验证参数自动生成方法装置存储介质

[发明专利]一种伽罗华域乘法器实现装置-CN200910081768.5无效
发明人：寿国础;胡怡红;宁帆;郭志刚;霍甲;屈善新;陆阳;高泽华;钱宗珏 -专利权人：北京邮电大学
申请日： 2009-04-10 - 公布日： 2010-02-17 - 主分类号： G06F7/72 文献下载
摘要：本发明公开了一种伽罗华域乘法器实现装置。本装置将伽罗华域乘法的计算转化为矩阵模块相乘，具体包括一个L矩阵模块，一个U矩阵模块，m位数据输入输出接口，以及Q矩阵生成模块等，其结构涉及3m-1组二元与门树和一组二元异或门树。本发明在具体施例部分给出了一种当m＝128时，基于FPGA来实现伽罗华域GF(2¹²⁸)乘法器的例子。
一种伽罗华域乘法器实现装置

[发明专利]基于量子可逆逻辑的AES加密系统硬件模块的实现方法-CN201810469202.9在审
发明人：管致锦;陈加庆;程学云;沈鸣燕;朱鹏程;王艺臻 -专利权人：南通大学
申请日： 2018-05-16 - 公布日： 2018-10-12 - 主分类号： H04L9/06 文献下载
摘要：本发明涉及一种基于量子可逆逻辑的AES加密系统硬件模块的实现方法，通过在伽罗华域上的运算法则，来实现量子线路中的可逆计算，并使用电子线路中的异或门级联实现乘2器件的构造，通过在伽罗华域上的矩阵运算实现对128位状态矩阵中的一整列进行可逆加密操作，使用乘2器件与异或门来搭建列混合的硬件电路，基于伽罗华域域上的矩阵运算，使用乘2器件与电子逻辑门来搭建逆列混合的硬件电路，实现对列混合加密后数据流的解密操作。
伽罗华域列混合矩阵运算可逆逻辑系统硬件硬件电路异或门可逆量子矩阵抗攻击能力数据流电子逻辑电子线路加密操作加密效率解密操作量子线路运算法则位状态有效地级联整列加密占用消耗

[发明专利]一种纠错码的译码方法、装置、设备及介质-CN202211738080.1在审
发明人：柴森;张凯 -专利权人：紫光同芯微电子有限公司
申请日： 2022-12-30 - 公布日： 2023-04-25 - 主分类号： H03M13/15 文献下载
摘要：本申请公开了一种纠错码的译码方法、装置、设备及介质，包括：获取纠错码对应的伽罗华域方程，并确定译码后的错误位置对应的目标关系式。当异或结果与伽罗华域方程的目标系数相匹配时，确定该第一位置和第二位置为错误位置。基于伽罗华域方程以及韦达定理的应用，可以基于指数与多项式的对照表确定错误位置，无需遍历所有可能的取值代入伽罗华域方程，以减少译码过程中的计算量，降低复杂度。
一种纠错码译码方法装置设备介质

[发明专利]一种高效低延时并行钱搜索方法和装置-CN201210046129.7有效
发明人：钟孟辰;陈岚;杨航;谢文刚;任民 -专利权人：成都国微电子有限公司
申请日： 2012-02-27 - 公布日： 2012-07-18 - 主分类号： H03M13/15 文献下载
摘要：在一个时钟周期内，将寄存在系数寄存器组中的错误多项式系数送入初始常量乘法器组，再将初始常量乘法器组输出结果和公用并行常量乘法器组输出的中间结果通过初值选择器组输出到公用并行常量乘法器组中，实现对码块n个位置进行并行伽罗华域乘法运算；之后分别将码块n个位置中对应位置的伽罗华域乘法运算结果在多输入加法器组中进行伽罗华域求和运算；再将伽罗华域求和运算结果与错误多项式系数σ0在比较器组中进行比较，判断码块n个位置中的有效错误位置；上述过程同时将公用并行常量乘法器组的相应结果存储
一种高效延时并行搜索方法装置

[发明专利]在RS译码器中用于计算伴随多项式的装置-CN201410119903.1在审
发明人：郭文;盖伟新 -专利权人：北京大学
申请日： 2014-03-27 - 公布日： 2014-07-16 - 主分类号： H03M13/15 文献下载
摘要：每个基本单元包括若干个与多路并行输入相连接的伽罗华域常数乘法器，一个伽罗华域加法器，一个与寄存器相连的伽罗华域常数乘法器，若干个寄存器，以及若干个复用器和解复用器。
rs 译码器用于计算伴随多项式装置

[发明专利]一种解码模块生成方法、设备以及可读存储介质-CN202311056528.6在审
发明人：孟梁昊 -专利权人：珠海星云智联科技有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H04L1/00 文献下载
摘要：所述方法包括：获取用户输入的配置参数，其中，所述配置参数包括：解码模块的并行度、是否支持截短码中的一种或者多种；所述配置参数还包括：使用的伽罗华域、伽罗华域中使用的本原多项式、伽罗华域中使用的生成多项式中的一种或者多种
一种解码模块生成方法设备以及可读存储介质

[发明专利]一种纠错码的译码方法、装置、设备及介质-CN202211741382.4在审
发明人：柴森 -专利权人：紫光同芯微电子有限公司
申请日： 2022-12-30 - 公布日： 2023-05-30 - 主分类号： H03M13/15 文献下载
摘要：本申请公开了一种纠错码的译码方法、装置、设备及介质，该方法包括：获取纠错码对应的伽罗华域方程，其中，纠错码总长为预设位数。然后根据伽罗华域方程确定纠错码译码后的多个错误位置对应的目标关系式，该目标关系式是基于韦达定理推导得到的。通过本申请实施例所提供的纠错码的译码方法，可以基于伽罗华域方程以及韦达定理的应用，减小确定错误位置的遍历范围，无需遍历所有可能的取值，可以减少译码过程中的计算量，降低复杂度。
一种纠错码译码方法装置设备介质

[发明专利]适用于可见光OCDMA通信的二维光地址码的构造方法-CN201710049066.3有效
发明人：万和平;尚韬;高妍;杨银堂 -专利权人：西安电子科技大学
申请日： 2017-01-23 - 公布日： 2019-05-07 - 主分类号： H04B10/116 文献下载
摘要：本发明提出了一种适用于可见光OCDMA通信的二维光地址码的构造方法，用于解决现有技术中存在的波数选择有限制以及大码集和低互相关值难以兼得的技术问题，实现步骤为：根据素数域上的不可约多项式生成伽罗华域；根据伽罗华域上的二次多项式生成映射序列本发明通过伽罗华域上的二次多项式生成映射序列，使得二维光地址码波数的选择更加灵活，并且二维光地址码的分组特使得可见光通信网络既可以容纳更多的用户，又抑制了同一个LEDs照明通信终端覆盖范围下的多用户干扰
适用于可见光 ocdma 通信二维地址构造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条