“盖伟新”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果35个，建议您升级VIP下载更多相关专利

[发明专利]一种可调抽头频率响应的前馈均衡器电路-CN202310715096.9在审
发明人： 盖伟新;叶秉奕 -专利权人：北京大学
申请日： 2023-06-15 - 公布日： 2023-10-27 - 主分类号： H04L25/03 文献下载
摘要：本发明涉及一种可调抽头频率响应的前馈均衡器电路，包括N个可调频率响应的跨导放大器、N‑1个输入信号延时单元、输入端电阻、输出端电阻和N‑1个输出信号延时单元。输入信号VI经过多级输入信号延时单元，进入第1个至第N个跨导放大器，跨导放大器的输出信号经过多级输出信号延时单元，输入信号到输出信号一共有N种不同的延时，且对应各延时的信号增益可调，实现了前馈均衡器的功能；通过调节跨导放大器的频率响应的形态，前馈均衡器整体的频率响应也随之改变，直到满足所需的频率响应要求。本发明可以直接调节各个跨导放大器的频率响应的形态，调节低频响应时可以避免使用大量的跨导放大器和延时单元，降低了电路的功耗和面积。
一种可调抽头频率响应均衡器电路

[发明专利]一种使用分布式抽头的前馈均衡器电路-CN202310710934.3在审
发明人： 盖伟新;叶秉奕 -专利权人：北京大学
申请日： 2023-06-15 - 公布日： 2023-10-10 - 主分类号： H04L25/03 文献下载
摘要：本发明涉及一种使用分布式抽头的前馈均衡器电路，包括M个分布式抽头电路、输入端电阻和输出端电阻；每个分布式抽头电路包括N个跨导放大器、N个输入信号延时单元和N个输出信号延时单元；M、N为大于等于2的整数。输入信号VI从第1个分布式抽头电路的输入端进入，分别经过第1个、第2个、……、第M个分布式抽头电路后，连接到输入端电阻的一端，输入端电阻的另一端接地；各个分布式抽头电路的输出信号与输出端电阻的一端接在一起，产生输出信号VO；输出端电阻的另一端接电源。本发明提出的一种使用分布式抽头的前馈均衡器电路降低了跨导放大器的寄生电容，降低了信号反射的程度，进而降低接收信号的误码率。
一种使用分布式抽头均衡器电路

[发明专利]一种基于码型选择的均衡器、驱动器及均衡方法-CN202210735187.4有效
发明人： 盖伟新;盛凯 -专利权人：北京大学
申请日： 2022-06-27 - 公布日： 2023-07-18 - 主分类号： H04B1/04 文献下载
摘要：本发明公开了一种基于码型选择的均衡器、驱动器及均衡方法。本发明的均衡器包括码型检测逻辑单元和均衡器模块，所述均衡器模块包括晶体管M5～M8；其中，所述码型检测逻辑单元用于根据输入的MSB信号和LSB信号生成下拉信号PDP或PDN；M5的源极与M6的漏极连接，栅极与下拉信号PDN输出端连接，漏极与输出节点OUTN连接；M6的源极与地线连接，栅极与控制信号SEL输出端连接；M7的源极与M8的漏极连接，栅极与下拉信号PDP输出端连接，漏极与输出节点OUTP连接；M8的源极与地线连接，栅极与控制信号SEL输出端连接；输出节点OUTN、OUTP分别为PAM4驱动器负极、正极所连接的输出节点。
一种基于选择均衡器驱动器均衡方法

[发明专利]一种基于分数基准的电容阵列及模数转换器-CN201811548958.9有效
发明人： 盖伟新;蒲中柱;郑胜群;冯建华 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2018-12-18 - 公布日： 2023-06-09 - 主分类号： H03M1/46 文献下载
摘要：本发明公开一种基于分数基准的电容阵列及模数转换器，基于分数基准的电容阵列包括参考电压缓冲器、第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；第一电容阵列中所有电容的上极板分别与第一信号输入端及比较器的同相输入端连接；第二电容阵列中所有电容的上极板分别与第二信号输入端及比较器的反相输入端连接；参考电压缓冲器分别与第一电容阵列中所有电容的下极板及第二电容阵列中所有电容的下极板连接，为第一电容阵列及第二电容阵列提供第一基准电压及第二基准电压。本发明采用上极板采集信号，所有电容的下极板都连接到第一基准电压或第二基准电压，不需要引入额外的分数参考电压，参考电压缓冲器的设计难度低，结构简单。
一种基于分数基准电容阵列转换器

[发明专利]逐次逼近型模数转换器、基于双比较器的纠错方法及装置-CN201910069278.7有效
发明人： 盖伟新;何蔼 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2019-01-24 - 公布日： 2023-06-09 - 主分类号： H03M1/46 文献下载
摘要：本发明公开一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置，逐次逼近型模数转换器包括数模转换器、第一比较器、第二比较器、逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；第二比较器控制时钟比第一比较器控制时钟延后一定时长；两比较器均与数模转换器及逐次逼近逻辑电路连接；第一比较器接收数模转换器电压稳定前正负输出端信号并比较，将第一比较结果输给逐次逼近逻辑电路；第二比较器接收数模转换器电压稳定后正负输出端信号并比较，将第二比较结果输给逐次逼近逻辑电路；逐次逼近逻辑电路根据第一比较结果及第二比较结果纠错校正。本发明设置双比较器，通过第二比较器对第一比较器纠错校正，提高转换准确性及转换速率。
逐次逼近型模数转换器基于比较纠错方法装置

[发明专利]一种多相滤波电路-CN201910311122.5有效
发明人： 盖伟新;向潇 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2019-04-18 - 公布日： 2023-06-09 - 主分类号： H03H7/03 文献下载
摘要：本申请公开了一种多相滤波电路，包括：第一多相滤波电路和RC电路，RC电路通过所述第一多相滤波电路的差分输入节点和中间节点接入所述第一多相滤波电路，所述第一多相滤波电路用于对输入的差分时钟信号滤波，所述RC电路用于产生电压，补偿第一多相滤波电路的中间节点，产生精度更高的四相时钟信号。所述多相滤波电路还包括第二多相滤波电路，所述第二多相滤波电路与第一多相滤波电路相连接，用于对四相时钟信号进行滤波。通过在输入节点和中间节点之间插入RC电路，生成能反映RC参数变化的中间节点电压VINT，用所述电压VINT补偿第一多相滤波电路的中间节点，能够显著降低输出时钟的误差并减少时钟的幅度衰减。
一种多相滤波电路

[发明专利]失调校准装置、逐次逼近型模数转换装置及失调校准方法-CN202110241457.1有效
发明人： 盖伟新;陈聪聪;叶秉奕;张泊洋 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2021-03-04 - 公布日： 2022-10-04 - 主分类号： H03M1/38 文献下载
摘要：本申请公开了一种失调校准装置、逐次逼近型模数转换装置及失调校准方法。该用于逐次逼近型模数转换器的失调校准装置，包括第一触发器、第二触发器、加法器、计数器和电流型数字模拟转换器；所述第一触发器和所述第二触发器分别与所述加法器相连接，所述加法器、所述计数器和所述电流型数字模拟转换器依次连接。本申请提供的用于逐次逼近型模数转换器的失调校准装置，不需要额外的共模电压产生电路，也不需要考虑共模电压对失调电压的影响，并且通过电流型数字模拟转换器来存储电压也可以避免电荷泄漏的问题，能够实现较好的失调校准效果，不需要额外的共模产生电路，节省了资源，不会发生电荷泄漏。
失调校准装置逐次逼近型模数转换方法

[发明专利]一种编码以及解码方法、装置、设备及介质-CN202110529226.0有效
发明人： 盖伟新;盛凯;石琳琦 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2021-05-14 - 公布日： 2022-10-04 - 主分类号： H04L25/03 文献下载
摘要：本公开涉及一种编码以及解码方法、装置、设备及介质，编码方法包括：通过发送机判断当前的编码状态，根据当前的编码状态选择编码规则；选取2bit待编码数据，根据所述编码规则对所述待编码数据进行编码得到编码后的数据；根据当前的编码状态以及所述编码后的数据产生四个电平信号并将所述电平信号分别发送到不同的四个信道上。本公开在时域进行信道均衡，对于信号的高频分量和低频分量并不进行区分处理，因此不会恶化信号的信噪比；本公开的编码与解码过程为确定性过程，不依赖于前一时刻的数据，因此不存在反馈回路的时序限制，本方案能够达到的工作速度远高于判决反馈均衡器。
一种编码以及解码方法装置设备介质

[发明专利]一种基于动态补偿的低功耗参考电压电路系统-CN201811288118.3有效
发明人： 盖伟新;蒲中柱;陈俊熹;冯建华 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2018-10-31 - 公布日： 2022-10-04 - 主分类号： H03M1/00 文献下载
摘要：本发明涉及参考电压设计领域，特别涉及了一种基于动态补偿的低功耗参考电压电路系统，包括：参考电压源电路、参考电压补偿电路以及负载电路，所述参考电压补偿电路与所述负载电路选择性地接入到所述参考电压电路的同一参考电压端，当所述负载电路从参考电压端获取正向电流时，所述参考电压补偿电路为所述参考电压端提供补偿电流，用以补偿所述参考电压端的电压下降。本发明的优点在于：1)基于动态补偿的参考电压缓冲器电路设计，利用电荷分享的原理，可以大大降低功耗和模数转换系统的面积，并间接提升模数转换器的转换速度；2)具有相应的动态调节电荷补偿的逻辑信号生成电路，用于实现快速的检测与响应。
一种基于动态补偿功耗参考电压电路系统

[发明专利]一种宽度可调的高速脉冲发生器电路及高速脉冲产生方法-CN202210522960.9在审
发明人： 盖伟新;盛凯 -专利权人：北京大学
申请日： 2022-05-13 - 公布日： 2022-09-06 - 主分类号： H03K3/027 文献下载
摘要：本发明涉及一种宽度可调的高速脉冲发生器电路及高速脉冲产生方法。该宽度可调的高速脉冲发生器电路，包括晶体管M1～M9，其中晶体管M1、M4、M6为PMOS，晶体管M2、M3、M5、M7、M8、M9为NMOS；M8、M9组成的支路作为一个单元，共有n个单元并联；当输入数据DIN＝1时，不产生脉冲，输出节点POUT始终保持为0；当输入数据DIN＝0时，在CK0和CK90同为高电平的时间内产生正脉冲。本发明的宽度可调的高速脉冲发生器电路的脉冲宽度可以通过芯片外控制字编程控制，从而对不同速率均可以调整至最优状态；本发明不引入额外的功耗，实现了低功耗、高速度的脉冲产生电路。
一种宽度可调高速脉冲发生器电路产生方法

[发明专利]一种高精度跟踪保持电路-CN202210128336.0在审
发明人： 盖伟新;叶秉奕 -专利权人：北京大学
申请日： 2022-02-11 - 公布日： 2022-08-19 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种高精度跟踪保持电路，其包括采样开关S1、S2，采样电容C1、C2，差分放大器以及反馈补偿电容C5、C6，差分放大器的输入和输出之间有寄生电容C3、C4。当由跟踪状态切换到保持状态时，正向输出信号OP通过寄生电容C4耦合到采样电容C2上，反向输出信号ON通过反馈补偿电容C6同样耦合到采样电容C2上，两种耦合相互抵消，使采样信号TN保持不变；同理，反向输出信号ON通过寄生电容C3耦合到采样电容C1上，正向输出信号OP通过反馈补偿电容C5同样耦合到采样电容C1上，两种耦合相互抵消，使采样信号TP保持不变。本发明使差分放大器的延时及寄生电容不再对采样信号产生影响，改善了跟踪保持电路的采样精度。
一种高精度跟踪保持电路

[发明专利]一种判决反馈均衡器-CN202110522829.8有效
发明人： 盖伟新;何蔼;李元梁 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2021-05-13 - 公布日： 2022-07-19 - 主分类号： H04L25/03 文献下载
摘要：本发明公开了一种判决反馈均衡器，通过在判决反馈均衡器的求和器中增加一组与已有抽头单元电路结构相同的抽头单元，并将两个抽头单元中具有相同输入所对应的输出端连接至不同的差分传输线上，即第一抽头单元的第一输入端对应的第一输出端连接至负传输线，而第二抽头单元的第三输入端对应的第三输出端连接至正传输线，以及第一抽头单元的第二输入端对应的第二输出端连接至正传输线，而第二抽头单元的第四输入端对应的第四输出端连接至负传输线。从而，在上一级判决路径中使用的控制时钟发生变化后，两个抽头单元中产生的过冲电流正好抵消，使得求和器的抽头电流在采样窗口内稳定到目标值，避免出现判决错误的问题。
一种判决反馈均衡器

[发明专利]一种使用交替边沿的波特率鉴相器电路-CN202210128937.1在审
发明人： 盖伟新;叶秉奕 -专利权人：北京大学
申请日： 2022-02-11 - 公布日： 2022-07-05 - 主分类号： H03L7/085 文献下载
摘要：本发明涉及一种使用交替边沿的波特率鉴相器电路，其包括第一误差比较器、第二误差比较器、第一误差采样器、第二误差采样器、第一数据采样器、第二数据采样器、第一输入缓冲器、第二输入缓冲器以及采样相位判断逻辑；第一误差比较器、第二误差比较器分别将输入数据与负参考幅度VREF‑和正参考幅度VREF+对比，比较结果分别在时钟CKA和CKB的上升沿由第一误差采样器、第二误差采样器采样，得到两个误差信号EA、EB；第一数据采样器、第二数据采样器分别在时钟CKA、CKB的上升沿采样，得到第一判决数据DA和第二判决数据DB。本发明使得误差采样次数减半，降低了接收机功耗，并能提高收发机数据速率。
一种使用交替边沿波特率鉴相器电路

[发明专利]一种高速脉冲发生器及高速脉冲产生方法-CN202210140888.3在审
发明人： 盖伟新;盛凯 -专利权人：北京大学
申请日： 2022-02-16 - 公布日： 2022-06-14 - 主分类号： H03K3/356 文献下载
摘要：本发明公开了一种高速脉冲发生器及高速脉冲产生方法。本发明的高速脉冲发生器，其特征在于，包括输出节点P，晶体管M1、M2、M3为PMOS，晶体管M4、M5、M6为NMOS；M1的源极与电源连接，栅极与时钟信号CK0连接，漏极与M2的漏极和M3的源极连接；M2的源极与电源连接，栅极与时钟信号CK90连接，漏极与M1的漏极和M3的源极连接；M3的栅极与数据输入端口连接，漏极与输出节点P连接；M4的源极与地连接，栅极与时钟信号CK90连接，漏极与输出节点P连接；M5的源极与地连接，栅极与数据输入端口连接，漏极与输出节点P连接；M6的源极与地线连接，栅极与时钟信号CK0连接，漏极与输出节点P连接。
一种高速脉冲发生器产生方法

[发明专利]采样点优化的时钟数据恢复电路、方法、设备及存储介质-CN202110465473.9有效
发明人： 盖伟新;向潇 -专利权人：北京大学（天津滨海）新一代信息技术研究院
申请日： 2021-04-28 - 公布日： 2022-04-08 - 主分类号： H03L7/091 文献下载
摘要：本申请公开了一种采样点优化的时钟数据恢复电路、方法、电子设备及存储介质。该电路包括：相位插值器，用于调整时钟相位；判决器组，用于将第一信号分别与0和正负参考电平相比较得到三路输出数据；分频器，用于降低来自相位插值器的时钟频率；解串器组，用于对三路输出数据进行解串，输出三路解串数据；鉴相器，用于基于三路解串数据和反馈参考数据产生指示信号；数字低通滤波器，用于对所有指示信号进行平均化并产生反馈参考数据；判决反馈均衡逻辑器，用于处理三路解串数据得到处理后数据；加法器，用于将处理后数据及外输入数据相加得到第一信号。本电路能够通过采样点优化恢复出更佳的眼图，恢复出的眼图具有更优的眼高、眼宽和时间裕度。
采样优化时钟数据恢复电路方法设备存储介质

1
2
3
下一页»
尾页
共 35 条