“介电质 ”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果1778962个，建议您升级VIP下载更多相关专利

[发明专利]集成电路结构及其形成方法-CN202210152098.7在审
发明人：潘谊纹;柯忠祁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-18 - 公布日： 2022-09-02 - 主分类号： H01L21/8234 文献下载
摘要：一种集成电路结构及其形成方法，集成电路结构包含基板、晶体管、第一介电质层、金属接触、第一低k介电质层、第二介电质层、第一金属特征。晶体管位于基板上方。第一介电质层位于晶体管上方。金属接触位于第一介电质层内并与晶体管电连接。第一低k介电质层位于第一介电质层上方。第二介电质层位于第一低k介电质层且第二介电质层的一介电常数高于第一低k介电质层的一介电常数。第一金属特征延伸穿越第二介电质层和第一低k介电质层至金属接触。
集成电路结构及其形成方法

[发明专利]半导体存储器元件及其制备方法-CN201910964409.8在审
发明人：许平 -专利权人：南亚科技股份有限公司
申请日： 2019-10-11 - 公布日： 2020-11-24 - 主分类号： H01L27/108 文献下载
摘要：半导体存储器元件具有基底、栅极结构、第一介电质、第二介电质、插塞、储存节点着陆垫、位元线、第三介电质及储存节点。基底具有漏极以及源极。栅极结构配置在基底上，在漏极与源极之间。第一介电质配置在基底上，覆盖栅极结构。第二介电质配置在第一介电质上。插塞具有第一部位及第二部位，第一部位在第一介电质中，第二部位在第二介电质中，第一部位接触基底的源极。储存节点着陆垫覆盖插塞的第二部位，第二介电质覆盖储存节点着陆垫。位元线配置在第二介电质与第三介电质之间，且连接基底的漏极。第三介电质配置在位元线上。储存节点配置在第三介电质上，并穿经第二介电质与第三介电质接触储存节点着陆垫。
半导体存储器元件及其制备方法

[发明专利]制造半导体元件的方法-CN201911182045.4在审
发明人：陈盈桦;许峰嘉;吕文祯 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-27 - 公布日： 2020-06-09 - 主分类号： H01L21/768 文献下载
摘要：在基板上形成第一层间介电质层。在第一层间介电质层上形成化学机械研磨停止层。通过对化学机械研磨停止层与第一层间介电质层进行图案化来形成沟槽开口。通过在沟槽开口中形成第一导电层来形成下层第一制程标记。在下层第一制程标记上形成下部介电质层。在下部介质层上形成中间介电质层。在中间介电质层上形成上部介电质层。在上部、中间及下部介电质层上执行平坦化操作，以使中间介电质层的一部分保留在下层第一制程标记上方。通过移除中间介电层的剩余部分而通过下部介电层形成第二制程标记。
制造半导体元件方法

[发明专利]用于掺氮的浅沟槽隔离介电质的方法和结构-CN201410281306.9有效
发明人：李兴隆;王怡杰;林宗翰;彭光荣;张澐;郭守文 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-06-20 - 公布日： 2018-01-26 - 主分类号： H01L21/762 文献下载
摘要：本发明公开了一种具有掺氮的填充介电质的隔离部件以及形成该隔离部件的方法。在一个示例性实施例中，形成隔离部件的方法包括接收具有顶面的衬底。在衬底中蚀刻凹槽，该凹槽从顶面延伸至衬底中。在凹槽内沉积介电质，使得沉积介电质包括在化学汽相沉积工艺过程中引入氮。因此，沉积的介电质包括掺氮的介电质。沉积的介电质可以包括掺氮的氧化硅。在一些实施例中，沉积介电质使掺氮的介电质与凹槽的表面相接触。在又一些实施例中，在凹槽内沉积介电质之前在凹槽内沉积衬垫材料。
用于沟槽隔离介电质方法结构

[发明专利]具有钨插塞的稳定金属结构-CN200410096931.2有效
发明人：曾鸿辉;章勋明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2004-12-06 - 公布日： 2005-10-12 - 主分类号： H01L21/768 文献下载
摘要：本发明是关于一种具有钨插塞的稳定金属结构，在较佳实施例中，较厚的一般介电常数介电质形成于基材上。钨插塞形成于前述较厚的一般介电常数介电质中。此较厚的一般介电常数介电质为内缩，而较薄的低介电常数介电质则形成于此较厚的一般介电常数介电质上。前述较薄的低介电常数介电质作为粘着层以及蚀刻终止层。较厚的低介电常数介电质是形成于此较薄的低介电常数介电质上。视情况而定，可形成开口贯穿此较厚的低介电常数介电质以暴露出钨插塞。然后，前述开口以铜或铜合金填满。
具有钨插塞稳定金属结构

[发明专利]集成电路装置的结构及其制造方法-CN202110274387.X在审
发明人：潘冠廷;詹易叡;江国诚;王志豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-15 - 公布日： 2021-09-28 - 主分类号： H01L21/336 文献下载
摘要：根据一实施例，集成电路装置的结构包括了第一组鳍片结构、第二组鳍片结构以及位于第一组鳍片结构与第二组鳍片结构之间的介电质堆叠。介电质堆叠的顶表面与第一组鳍片结构及第二组鳍片结构的顶表面实质上处于同水平。介电质堆叠包括了顺应介电质堆叠的底部及侧壁的第一介电材料、沿着介电质堆叠的顶表面的第二介电材料、以及位于介电质堆叠中间的第三介电材料。集成电路装置的结构还包括位于第一组鳍片结构、第二组鳍片结构及介电质堆叠上方的栅极结构。
集成电路装置结构及其制造方法

[发明专利]具有复合介质的基板及其所组成的多层基板-CN200510117656.2无效
发明人：张致豪;吴仕先;李明林;赖信助 -专利权人：财团法人工业技术研究院
申请日： 2005-11-08 - 公布日： 2006-12-20 - 主分类号： H05K1/00 文献下载
摘要：本发明公开了一种具有复合介质的基板及其所组成的多层基板，所述基板包括：一第一介电层、一第一讯号信号传输线路以及一第一导体层。此第一介电层具有第一介质区和第二介质区，其中第二介质区系位于第一介电层的表面，并且与第一介质区系是不同介电材料，以及第一讯号信号传输线路系位于第二介电层中，而第一导体层则系位于第一介电层下。于在此，第二介质区的介电常数可高于或低于第一介质区的介电常数，或者系是其介电损耗可低于第一介质区的介电损耗。本发明主要是在介电层中局部分布一种以上的介电材料，也就是说，在信号传输线路周边/上方/下方的介电材料不同于邻近的介电材料，借此以符合于高频电路中的特定需求。
具有复合介质及其组成多层

[实用新型]同轴电连接器的结构-CN201020158393.6无效
发明人：李业兴;洪俊豪 -专利权人：千如电机工业股份有限公司
申请日： 2010-03-11 - 公布日： 2010-12-01 - 主分类号： H01R24/02 文献下载
摘要：本实用新型有关一种同轴电连接器的结构，属于电子类，其主要由介电质壳体及外壳本体组成，其中外壳本体呈弧形，而后依照此外壳本体做为基础，利用射出成形的方式形成一介电质壳体，而此介电质壳体收容有一环状空间、且于其预定壁面形成两个固定区段，让固定区段能依照外壳本体做弧形固定，另于介电质壳体底部设有介电质底座，而介电质壳体内另设有一导体，其导体由介电质底座加以固定，而导体上的导体接脚则由介电质底座向外侧延伸，外壳本体通过介电质壳体的包覆，
同轴连接器结构

[实用新型]一种介电质层结构-CN200820140305.2无效
发明人：于佰华 -专利权人：和舰科技(苏州)有限公司
申请日： 2008-10-13 - 公布日： 2009-07-22 - 主分类号： H01L23/522 文献下载
摘要：本实用新型涉及一种介电质层结构，其特征在于，包括：衬底；位于衬底之上的金属线；位于该衬底及该金属线之上的第一层介电质层，作为阻挡层；位于该第一层介电质之上的第二层介电质层；位于该第二层介电质层之上的第三层介电质层，该第三层介电质层的表面通过化学机械研磨工艺达到表面的平坦化；以及位于该第三层介电质层之上的氧化物薄膜。采用本实用新型的结构，可以解决在CMP研磨过程可能出现的刮痕问题而引起的金属连线问题，补偿调整介电质层的厚度，减少晶片与晶片之间的厚度差异。
一种介电质层结构

[发明专利]一种减小双层前金属介电质层开裂现象的方法-CN201210014802.9无效
发明人：徐强;张文广;郑春生;陈玉文 -专利权人：上海华力微电子有限公司
申请日： 2012-01-18 - 公布日： 2012-07-04 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及半导体制造领域，尤其涉及一种减小双层前金属介电质层开裂现象的方法。本发明一种减小双层前金属介电质层开裂现象的方法，通过在第一前金属介电质层上沉积第二金属介电质层之前，先对第一前金属介电质层进行去离子清洗，以去除第一前金属介电质层上的磷，从而增强了第一前金属介电质层与第二前金属介电质层之间的黏粘性
一种减小双层金属介电质层开裂现象方法

[实用新型]介电质膜高反射镜-CN202222874482.6有效
发明人：吴茂;杨建文 -专利权人：伯恩光学（惠州）有限公司
申请日： 2022-10-28 - 公布日： 2023-03-24 - 主分类号： G02B5/08 文献下载
摘要：本实用新型涉及光学薄膜技术领域，具体公开了一种介电质膜高反射镜，包括基底及堆叠设置在基底上并包括交替堆叠设置的若干全介电质低折射率膜层和若干全介电质高折射率膜层的反射膜，全介电质低折射率膜层的折射率小于1.55，全介电质高折射率膜层的折射率大于2，单个全介电质低折射率膜层和单个全介电质高折射率膜层的厚度分别为2‑200nm，反射膜的厚度为1300‑3000nm。上述介电质膜高反射镜采用介电质低折射率膜层和介电质高折射率膜层交替堆叠设置，光束在各膜层界面反射回前表层的光产生相长干涉，反射率提高；各膜层均由全介电质材料成型，不含单质金属层，避免了氧化和受潮问题，延长了介电质膜高反射镜的使用寿命
质膜反射

[实用新型]一种用于消解样品的介电质阻挡放电装置-CN201921902825.7有效
发明人：袁潇;徐进勇;刘宏;陈代伟;梁恒兴;叶一 -专利权人：成都市食品药品检验研究院;成都理工大学
申请日： 2019-11-06 - 公布日： 2020-07-31 - 主分类号： G01N1/44 文献下载
摘要：本实用新型公开一种用于消解样品的介电质阻挡放电装置，包括介电质管、样品管，介电质管为封闭管体，介电质管内充满惰性气体，介电质管内设置电场组件，电场组件包括第一电极、第二电极、电源，第一电极和第二电极均电连接电源，第一电极和第二电极分别位于介电质管的两端，样品管贯穿介电质管和电场组件，样品管进口端通过泵连通样品瓶，样品管出口端连通接样杯。
一种用于消解样品介电质阻挡放电装置

[实用新型]天线装置-CN202321313225.3有效
发明人：沈公宇 -专利权人：荣昌科技股份有限公司
申请日： 2023-05-29 - 公布日： 2023-10-27 - 主分类号： H01Q1/12 文献下载
摘要：本实用新型公开一种天线装置，包括天线接头、阻尼环及天线本体，天线接头包括转接座及射频连接器，射频连接器包括锁定外壳、介电质件及内导体，内导体固定于介电质件内，介电质件的一端可转动地设置在锁定外壳内，介电质件的另一端固定于转接座，阻尼环套设介电质件且预压地弹性抵接在介电质件与锁定外壳之间，天线本体枢设转接座，当介电质件相对于锁定外壳转动时，阻尼环对介电质件施加反向的阻尼力；由此，能够使天线装置快速插拔并有效避免天线本体受重力影响而带动转接座转动
天线装置

[发明专利]半导体结构-CN202211363787.9在审
发明人：庄晴凯 -专利权人：南亚科技股份有限公司
申请日： 2022-11-02 - 公布日： 2023-08-04 - 主分类号： H10B12/00 文献下载
摘要：该半导体结构包括一基底；设置在该基底上的一位元线结构；围绕该位元线结构的一第一介电质层；围绕该第一介电质层的一下部的一第二介电质层，其中该第二介电质层借由一第一气隙与该第一介电质层分开；以及围绕该第一介电质层的一上部并密封该第一气隙的一第三介电质层
半导体结构

[发明专利]双功函数半导体装置及其制造方法-CN201310382195.6在审
发明人：赵学柱;张世勋 -专利权人：台湾积体电路制造股份有限公司;跨大学校际微电子卓越研究中心;三星电子股份有限公司
申请日： 2008-10-24 - 公布日： 2014-04-02 - 主分类号： H01L21/8234 文献下载
摘要：一单一金属单一介电质的互补式金属氧化物半导体集成电路系统中，先沉积具有一栅介电层与一介电顶盖层的一单一介电质堆叠结构及其上的一金属层，而形成一金属-介电质界面。在形成上述介电质堆叠结构与上述金属层后，立即借助在至少部分的上述介电顶盖层加入功函数调整元素而对其作选择性地改质，上述部分是邻接于上述金属-介电质界面。本发明的优点在于其集成电路的绕线不需要选择性的金属蚀刻或选择性的介电顶盖层蚀刻，以维持上述金属-介电质界面，并避免上述选择性的蚀刻所造成的介电质损伤。
函数半导体装置及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top