[发明专利]一种基于多总线协议灵活转换的两级缓存互联结构在审
| 申请号： | 202111626869.3 | 申请日： | 2021-12-28 |
| 公开（公告）号： | CN114416632A | 公开（公告）日： | 2022-04-29 |
| 发明（设计）人： | 王潇潇;于立新;侯国伟;张梅梅;田岭;禹莹;倪玮琳;王兴凤;庄伟;李欣 | 申请（专利权）人： | 北京时代民芯科技有限公司;北京微电子技术研究所 |
| 主分类号： | G06F15/167 | 分类号： | G06F15/167 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 徐晓艳 |
| 地址： | 100076 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种基于多总线协议灵活转换的两级缓存互联结构，由复位管理单元、总线协议转换单元、读请求处理单元、写请求处理单元、侦听请求处理单元和可编程仲裁单元组成，每个处理器核都有单独的互联单元来实现与二级缓存的互连通信，可以同时接收各个核发出的请求。复位管理单元可以实现二级缓存在复位后自动刷新功能。总线协议转换单元可以实现处理器核接口与二级缓存接口不同协议之间的转换。读请求处理单元与写请求处理单元分别对读操作和写操作进行分类处理，侦听请求处理单元实现两级缓存之间侦听请求信息的处理。可编程仲裁单元根据不同的仲裁配置实现各个处理器核与二级缓存之间读写及侦听信息的传输。 | ||
| 搜索关键词： | 一种 基于 总线 协议 灵活 转换 两级 缓存 联结 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京时代民芯科技有限公司;北京微电子技术研究所，未经北京时代民芯科技有限公司;北京微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111626869.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于FPGA的主从控制器数据同步方法-202310832066.6
- 梁少轩;莫得甫;戴华荣;殷雯;王舒琨 - 湖南福德电气有限公司;广东福德电子有限公司;株洲福德轨道交通研究院有限公司
- 2023-07-07 - 2023-10-27 - G06F15/167
- 本发明涉及一种基于FPGA的主从控制器同步方法，其中主、从控制器系统均含有CPU，FPGA，即主控制器系统CPU1，FPGA1,从控制器系统CPU2、FPGA2，以及分别提供给CPU1、CPU2写实时数据的BUF1、BUF2内存块，用于FPGA1发送数据的缓冲区FIFO①，接收数据的缓冲区FIFO①′,用于FPGA2发送数据的缓冲区FIFO②,接收数据的缓冲区FIFO②′，主向从控制器系统发送实时数据时，CPU1向BUF1中写数据，每个周期的T时刻发生一次BUF1中数据发往FPGA1FIFO①的事件，当FIFO①拥有数据时，将数据通过异步串口通信发送至FIFO②′，反之亦然。本发明用以解决现有同步方法中的不足之处并且契合实际工程。
- 一种数据处理方法、主机及相关设备-202210336383.4
- 刘鸿彬 - 华为技术有限公司
- 2022-03-31 - 2023-10-24 - G06F15/167
- 一种数据处理方法、主机及相关设备，该方法应用于计算设备，该计算设备包括主机、内存和外设芯片，主机、内存和外设芯片通过总线耦合，该方法包括以下步骤：主机获取数据处理请求，数据处理请求包括下行数据，下行数据用于指示主机待向外设芯片发送的数据，主机将下行数据存储至内存，主机以直接内存访问DMA方式将下行数据拷贝至外设芯片，这样，外设芯片不再需要处理下行数据，而是交由主机进行处理，从而降低外设芯片的处理压力，提高外设芯片的处理带宽。
- 处理器、数据读写方法、装置和存储介质-202210794058.2
- 李然月;孟平凡;刘杨;张钰勃 - 摩尔线程智能科技（北京）有限责任公司
- 2022-07-05 - 2023-10-13 - G06F15/167
- 本公开涉及一种处理器、数据读写方法、装置和存储介质。该处理器与主存连接，包括一个或多个缓存模块、一个或多个计算模块，缓存模块和计算模块通过总线连接，一个缓存模块中包括一个或多个第一缓存子模块和一个第二缓存子模块，计算模块用于：生成针对缓存模块的操作请求；缓存模块用于：在操作请求为读数据请求的情况下，响应于读数据请求，从第一缓存子模块、第二缓存子模块、主存、写数据请求的一种中读取读数据请求对应的第一目标数据；在操作请求为写数据请求的情况下，响应于写数据请求，向第二缓存子模块中写入写数据请求对应的第二目标数据。由此，可以降低总线的复杂度，使得处理器访问缓存的时延减小，同时提高了读写请求的吞吐量。
- 基于GPU直接存储器访问的显示加速方法、装置及介质-202311104111.2
- 李通 - 西安芯云半导体技术有限公司
- 2023-08-30 - 2023-09-29 - G06F15/167
- 本发明实施例公开了一种基于GPU直接存储器访问的显示加速方法、装置及介质，该方法包括：CPU通过多个图形客户端窗口系统针对当前帧进行渲染，获得所述多个图形客户端窗口的渲染结果；CPU向GPU发送渲染指令并通过GPU加速将所述多个图形客户端窗口的渲染结果进行合成，获得合成结果，并存储到显存的第一存储空间；在存储到显存的第一存储空间后，CPU向GPU发送DMA请求；在存储到显存的第一存储空间后，CPU通过所述多个图形客户端窗口系统对下一帧进行渲染以及通过GPU加速将针对所述下一帧的渲染结果进行合成，获得所述下一帧的合成结果。通过该技术方案能够提高GPU系统的吞吐量并减少CPU的消耗。
- 运算装置、方法、多核智能处理器及多核异构智能处理器-202010770239.2
- 请求不公布姓名 - 中国科学院计算技术研究所
- 2020-08-03 - 2023-09-26 - G06F15/167
- 本公开提供了一种运算装置、方法、多核智能处理器及异构多核智能处理器，包括：存储单元、控制器单元和运算单元；所述存储单元，用于存储待运算数据；所述控制器单元，用于接收运算指令，并解析所述运算指令得到所述运算指令对应的待运算数据的地址和运算操作；所述运算单元，用于访问所述待运算数据的地址，获取所述待运算数据，基于所述待运算数据执行所述运算操作，得到运算结果，以及，对所述运算结果进行有限值量化，得到输出结果。可提高运算速度，降低功耗。
- 一种基于CHI协议的多核Cache共享一致性协议构建方法-202310033047.7
- 郭兵;王洋 - 哈尔滨理工大学
- 2023-01-10 - 2023-09-22 - G06F15/167
- 一种基于CHI协议的多核Cache共享一致性协议构建方法，属于多核Cache共享一致性协议领域。由于多核处理器的内核之间的数据交互愈加频繁，导致的共享Cache信息增多，为了提高缓存一致性协议的状态维护效率的问题。设计一种基于CHI协议的多核Cache共享一致性协议构建方法，包括：设计系统整体的拓扑结构，系统整体的拓扑结构包括RN0和RN1；设计HN的数据通路，HN的数据通路包括REQ通路、RSP通路、SNP和DAT通路；设计HN中Cache的组成结构；设计HN中Cache主要是设计Cache中L3Cache，包括Tag_SRAM和Data_SRAM，Tag_SRAM包含Tag位和Status位。本发明提高将Dirty的数据写到主存的写速度。实现跟踪每一个Cacheline的状态，根据CPUCore的读写操作及总线上的相应事务，更新Cacheline的状态维护Cache一致性。
- 应用处理器、包括该处理器的计算系统及其操作方法-201711078164.6
- 尹晰柱;成乐祐;徐承哲;金宅基;柳在骏;赵银玉 - 三星电子株式会社
- 2017-11-06 - 2023-09-22 - G06F15/167
- 提供了一种包括具有至少一个核的中央处理单元(CPU)以及存储器接口的应用处理器、包括该应用处理器的计算系统及其操作方法。该方法包括：在第一时段内，测量所述至少一个核执行操作以运行指令的时段的核活动周期以及所述至少一个核处于空闲状态的时段的核空闲周期；产生关于所述至少一个核在核活动周期中访问存储器接口的时段的存储器访问停顿周期的信息；使用关于存储器访问停顿周期的信息来校正核活动周期以使用所校正的核活动周期来计算所述至少一个核上的负载；以及使用所计算的在所述至少一个核上的负载来对所述至少一个核执行DVFS操作。
- 通信装置及通信方法-201910733383.6
- 徐东卫;高兵 - 瓴盛科技有限公司
- 2019-08-09 - 2023-09-08 - G06F15/167
- 本发明涉及一种通信装置，包括至少一个通道单元，每个通道单元包括第一接口单元、第二接口单元、第一FIFO单元、第二FIFO单元和存储单元。第一接口单元包括第一控制寄存器，第一控制寄存器适于接收待传输数据的数量信息和位置信息。第二接口单元包括第二控制寄存器，第二控制寄存器适于接收来自第一控制寄存器的待传输数据的数量信息，且适于接收接收端为待传输数据分配的存储区域的位置信息。第一FIFO单元连接第一接口单元，且适于从第一控制寄存器获取待传输数据的数量信息和位置信息。第二FIFO单元连接第二接口单元，且适于从第二控制寄存器获取待传输数据的数量信息。存储单元连接第一FIFO单元和第二FIFO单元。
- 核间同步通信方法、装置、电子设备及存储介质-202310702007.7
- 孔维刚;张宇浩;佘旭;吴飞 - 上海燧原科技有限公司
- 2023-06-14 - 2023-09-05 - G06F15/167
- 本申请实施例公开了一种核间同步通信方法、装置、电子设备及存储介质。该方法包括：在第一内核向第二内核发送目标数据条目的情况下，第一内核将目标数据条目对应的通知信息和条目识别号发送到目标entry中；目标entry按照预先配置的工作模式对发送过程进行记录，并在记录的信息达到异常触发条件时发出报错信息；消息邮箱在检测到报错信息后，将报错信息进行上报，并将上报信息存储至目标寄存器中。基于此，通过配置多种entry并由entry记录发送过程，消息邮箱检测报错信息的方式，既能实现对多种通信方式的简单配置，又能实现错误定位，无需邀请专业人士解决，降低了成本。
- 多核异构智能处理器及运算方法-202010770240.5
- 请求不公布姓名 - 中国科学院计算技术研究所
- 2020-08-03 - 2023-09-01 - G06F15/167
- 本公开提供了一种多核异构智能处理器及运算方法，所述多核异构智能处理器包括通用处理器和/或至少一个智能处理器，所述智能处理器包括：存储单元、控制器单元和运算单元，所述存储单元存储待运算数据，所述运算方法包括：所述控制器单元接收运算指令，并解析所述运算指令得到所述运算指令对应的待运算数据的地址和运算操作；所述运算单元访问所述待运算数据的地址，获取所述待运算数据，执行所述运算操作，所述运算操作用于基于所述待运算数据在预置的表项存储子单元获取所述待运算数据对应的中间结果数据，并基于所述中间结果数据得到输出结果。可提高运算速度，降低功耗。
- 数据传输方法及装置、数据处理装置及存储介质-202310572233.8
- 李先彧 - 上海天数智芯半导体有限公司
- 2023-05-19 - 2023-08-15 - G06F15/167
- 本发明涉及芯片领域，公开了一种数据传输方法及装置、数据处理装置及存储介质。其中，数据传输方法包括：S1：将第一目标数据集中的部分数据存入任一存储空间形成第一数据子集；S2：将第一数据子集经由部分访问路径传输至外部数据处理模块，同时将第一目标数据集中的部分数据存入另一存储空间形成第二数据子集；S3：将第二数据子集经由部分访问路径传输至数据处理模块，同时将第一目标数据集中的部分数据存入另一存储空间形成新的第一数据子集；重复S2和S3，直至第一目标数据集中的数据传输完毕。本发明实施例所提供的数据传输方法及装置、数据处理装置及存储介质具有能够提升芯片获取设备内存中存储数据的效率的优点。
- 数据迁移方法及计算设备-202310279463.5
- 王运富;姚爽 - 超聚变数字技术有限公司
- 2023-03-21 - 2023-08-01 - G06F15/167
- 本申请实施例提供一种数据迁移方法及计算设备，涉及计算设备技术领域，可以提高应用程序的内存访问性能。该方法应用于第一处理器，第一处理器为计算设备包括的多个处理器中的其中一个，多个处理器中每一个处理连接至少一个内存；第一处理器所访问的第一内存中包括待迁移数据；该方法包括：响应于数据迁移指令，从数据迁移映射表中确定第二内存；数据迁移映射表包括第一内存对应的内存集合，第一内存对应的内存集合基于各个内存的综合访问时延得到，各个内存的综合访问时延是根据第一处理器至该内存的真实访问时延，以及第一处理器至该内存的等效访问时延确定的；将待迁移数据从第一内存迁移至第二内存。本申请实施例可用于服务器优化的过程中。
- 具有分布式信箱结构的多处理器系统及其沟通方法-201910114084.4
- 李安邦 - 慧荣科技股份有限公司
- 2019-02-14 - 2023-08-01 - G06F15/167
- 一种具有分布式信箱结构的多处理器系统及其沟通方法。所述多处理器系统包括多个处理器，每一处理器被配置有相应的一专有信箱与一专有信道，且所述沟通方法包括如下步骤。当这些处理器的第一处理器要与第二处理器进行沟通时，第一处理器是通过公共总线来写入数据到第二处理器的专有信箱中，以及当该数据写入完成时，第二处理器的专有信箱是发出中断信号给第二处理器，收到中断信号后的第二处理器则通过相应的专有信道来读取其专有信箱内的该数据，因此，在第二处理器读取该数据时，它就不会占用到公共总线。
- 多核通信实现方法及装置-202310281271.8
- 黄少锐;刘邵华 - 深圳全志在线有限公司
- 2023-03-21 - 2023-07-21 - G06F15/167
- 本发明公开了多核通信实现方法及装置，该方法包括：基于需要进行通信的目标数据以及目标数据对应的发送端和接收端，对预先设定的共享存储空间以及接收端执行初始化操作，以使二者满足预设的数据传输条件；在共享存储空间中确定出第一存储位置，将目标数据存储至第一存储位置，并根据第一存储位置向接收端发送通信请求，以使接收端基于通信请求对目标数据执行预设的接收处理操作。可见，本发明能够基于多核异构架构实现发送端与接收端之间的数据传输，发送端无需再等待接收到接收端的反馈信息后再发送其它数据，以减少因发送端等待接收端的反馈信息而导致其它数据延迟发送的情况发生，有利于提高数据传输效率，进而有利于提高数据通信质量。
- 基于共享紧耦合存储器的高速缓存控制架构-202310431873.7
- 郑茳;肖佐楠;匡启和;陈石;王惠忠;邹海春 - 无锡国芯微高新技术有限公司
- 2023-04-21 - 2023-07-14 - G06F15/167
- 本申请公开基于共享紧耦合存储器的高速缓存控制架构，涉及嵌入式处理器领域，在TCM和Cache之间设置共享控制器，共享控制器的数据共享控制模块进行数据寻址、确定DCache中的温数据以及向DTCM中写入待读写数据；数据缓存控制模块根据寻址结果对DCache进行读写控制；指令共享控制模块进行指令寻址、确定ICache中的温指令以及向ITCM中写入待读指令；指令缓存控制模块根据寻址结果对ICache进行读写控制。该架构将TCM的空闲空间作为Cache的延伸空间并进行分区控制和调度，让Core更多的从Cache和TCM中读写数据和指令，减少访问主存储器的次数和时间。
- 一种数据处理方法及相关设备-202310339320.9
- 梅程强;左航;翟海峰;王森;宋陆涛;乐祥;潘于 - 海光信息技术股份有限公司
- 2023-03-30 - 2023-07-04 - G06F15/167
- 本申请实施例提供一种数据处理方法及相关设备，所述方法包括：接收处理器核的数据处理请求，基于数据处理请求得到类别信息；根据类别信息，将数据处理请求加入请求队列，请求队列具有请求子队列，不同类别的数据处理请求，对应不同的请求子队列；基于预设规则，执行数据处理请求；将数据处理请求的响应结果下发至对应的响应队列；响应队列具有响应子队列，不同类别的数据处理请求的响应结果，对应于不同的响应子队列，以向处理器核反馈对应类别的数据处理请求的响应结果，且在对应类别的响应结果堵塞时，向与响应子队列同类型的请求子队列发送抑制信号，以暂停对应类别的数据处理请求的处理流程。本申请实施例能够提高缓存的数据处理效率。
- 具有分布式信箱结构的多处理器系统及其处理器错误检查方法-201910114012.X
- 李安邦 - 慧荣科技股份有限公司
- 2019-02-14 - 2023-07-04 - G06F15/167
- 一种具有分布式信箱结构的多处理器系统及其处理器错误检查方法。所述多处理器系统包括多个处理器，每一处理器被配置有相应的一专有信箱与一专有信道，且所述处理器错误检查方法包括如下步骤。当这些处理器的第一处理器要与第二处理器进行沟通时，第一处理器是通过公共总线来写入数据到第二处理器的专有信箱中，以及当第二处理器的专有信箱收到该数据时，第二处理器的专有信箱是开始进行计时，并且直到计时的结果超过阈值时，第二处理器的专有信箱是发出超时信号给第二处理器，收到超时信号后的第二处理器则来对第一处理器进行重置，从而避免其造成整个多处理器系统的卡死。
- 处理器核间通信的方法、多处理器平台及可读存储介质-202111595820.6
- 周赟豪;田永光 - 龙芯中科技术股份有限公司
- 2021-12-23 - 2023-06-27 - G06F15/167
- 本发明实施例提供了一种处理器核间通信的方法、多处理器平台以及存储介质，所述方法应用于多处理器平台，所述多处理器平台包括主核和至少一个从核，所述至少一个从核在与所述主核所在的CPU不同的CPU上，所述方法包括：主核在基本输入输出系统启动阶段，获取随机存取存储器RAM的初始化状态以及总线的连接状态；主核在确定RAM初始化完成并且确定总线的连接状态满足预设条件的情况下，通过总线将预设标志写入从核的预定寄存器中，所述预设标志用于指示RAM的初始化状态为已完成；从核通过循环监听自身的预定寄存器中是否存在所述预设标志，以获取RAM的初始化状态。本发明实施例可以提高多处理器平台的稳定性和性能。
- 用于硬件加速的高吞吐量电路架构-202180063177.4
- S·桑塔;R·N·卡拉干达;马岷;H·乔德里;M·切普里;甄成;P·乔希;S·特鲁洛尔;A·库玛;K·曼吉;R·沙马;C·V·奎施纳 - 赛灵思公司
- 2021-06-21 - 2023-06-23 - G06F15/167
- 一种硬件加速设备可以包括：通信地链接到主机中央处理单元(CPU)的交换机；经由控制总线耦合到交换机的适配器，其中控制总线被配置为从主机中央CPU向适配器传送描述符的地址；以及通过数据总线耦合到交换机的随机存取存储器(RAM)。RAM被配置为存储经由数据总线从主机CPU接收的描述符。硬件加速设备可以包括耦合到适配器并且被配置为执行由描述符指定的操作的计算单元。适配器可以被配置为：经由数据总线从RAM中检索描述符，将来自描述符的变元提供给计算单元，并且向计算单元提供控制信号以使用变元发起操作。
- 用于多控制板数据通信的方法、装置、设备及存储介质-202111512419.1
- 卢鹏;范纪青;李登徽 - 青岛海尔智能技术研发有限公司;海尔智家股份有限公司
- 2021-12-07 - 2023-06-09 - G06F15/167
- 本申请涉及智能设备技术领域，公开一种用于多控制板数据通信的方法、装置、设备及存储介质。该方法包括：从接收数据队列中，取出第一控制板发送的当前数据包；根据所述当前数据包中的当前命令字，获取所述当前数据包中的当前数据标识信息对应的当前数据内容；根据所述当前数据内容，生成回复数据包，并发送给所述第一控制板。这样，可以通过数据标识信息，随机访问其他控制板中与数据标识信息对应的数据内容，灵活的实现了多板的数据交流和分发。
- 多处理器系统及其通信方法、处理器内核-202111454988.5
- 杨成雷 - 比亚迪股份有限公司
- 2021-11-30 - 2023-06-02 - G06F15/167
- 本申请公开了一种多处理器系统及其通信方法、处理器内核，所述多处理器系统包括至少两个处理器内核，所述至少两个处理器内核通过共享内存进行数据传输，所述至少两个处理器内核的通信周期具有相同的周期性，所述通信周期包括读写时间段和非读写时间段，所述通信方法包括：在向其他处理器内核发送目标数据时，获取当前时间和所述通信周期；根据所述当前时间和所述通信周期，判断所述当前时间所处的时间段，并在所述当前时间处于所述读写时间段时，向所述共享内存发送所述目标数据，能够通过时分复用方式有效提高多处理器系统的数据处理效率。
- 一种异构双核处理器核间通讯电路-201711209983.X
- 田泽;王宣明;郭蒙;王世中;曹朋朋;杜斐 - 西安翔腾微电子科技有限公司
- 2017-11-27 - 2023-05-26 - G06F15/167
- 本发明属于计算机硬件技术领域，涉及一种异构双核处理器核间通讯电路。所述的电路包括控制处理器、运算处理器、双核间邮箱通讯处理模块和共享存储区。供一种高效、结构简单的异构双核处理器核间通讯电路。
- 一种基于非对称双核MCU设计的芯片架构及其实现方法-202210243157.1
- 张浩亮;严宏波;夏双林 - 珠海海奇半导体有限公司
- 2022-03-11 - 2023-05-23 - G06F15/167
- 本发明提供一种基于非对称双核MCU设计的芯片架构及其实现方法，该架构包括第一CPU、第二CPU以及总线矩阵，两个CPU之间可以通过邮箱或者自旋锁机制进行通信，每个CPU配置有一组ROM，分别用于存储第一CPU和第二CPU的启动代码，芯片架构还包括两组RAM和两组eFlash，每一组RAM和eFlash分别通过总线矩阵与第一CPU、第二CPU连接，用于使得两个CPU之间交叉和同时访问，并通过若干eFuse比特位配置来关断某个CPU对某组RAM或者eFlash的访问权限。本发明基于芯片架构提供一种非对称双核设计的软硬件结合方法，无需额外的加解密设计就能够使核心算法或者关键IP驱动代码完全黑盒化，通过极简的类自旋锁设计，可以提升两个CPU对共享RAM空间的访问效率。
- 多核异构通信方法以及车辆-202310003891.5
- 王茂斌;马逸行;余方敏 - 广州汽车集团股份有限公司
- 2023-01-03 - 2023-05-12 - G06F15/167
- 本申请公开了一种多核异构通信方法以及车辆，该多核异构通信方法包括：基于目标核的目标数据，从共享内存区中获取与所述目标数据的大小对应的分区内存区域，根据所述分区内存区域中的下一个缓存区指示符，获取所述目标数据的目标缓存区；将所述目标数据存入所述分区内存区域中的目标缓存区，所述分区内存区域包括多个缓存区；将所述目标数据的存入消息对已订阅所述目标数据的已订阅线程进行通知，所述已订阅线程来自所述多核；基于所述通知，所述已订阅线程获取所述目标数据。使用跨核共享内存区替代片上通信网络作为异构核间数据交互媒介，且共享内存区为一级内存，利用一级内存替代多级内存，实现了多核间的零拷贝，提高了数据通信效率。
- 一种多核并行计算的快速核间数据同步方法-202010324853.6
- 王旭;陈南希;张晓林 - 中国科学院上海微系统与信息技术研究所
- 2020-04-22 - 2023-05-12 - G06F15/167
- 本发明提供一种多核并行计算的快速核间数据同步方法，包括：为每两个直接相连的核之间配置缓冲区和缓冲区数据结构，在每个缓冲区数据结构中设置缓冲区写入指示器和缓冲区读取指示器；初始化缓冲区写入指示器和缓冲区读取指示器；所有核同时执行读取核间数据和写入核间数据的步骤；重复进行读取核间数据和写入核间数据的步骤。本发明的方法同时配置了缓冲区写入指示器和缓冲区读取指示器，可以减少对预取器和数据缓存进行操作的次数，从而在保证数据正确传递的同时，提高了多核并行计算调度方法的效率。
- 多核异构CPU内核间通信系统、装置、设备及存储介质-202211685261.2
- 李锋源;欧新木;黄继波;江庚炜;王志阳;田东林 - 福州富昌维控电子科技有限公司
- 2022-12-27 - 2023-05-05 - G06F15/167
- 本发明公开一种多核异构CPU内核间通信系统、装置、设备及存储介质，通过在发送内核获取到通信数据后，将通信数据写入预先分配的内存空间中，以及将通信数据对应的存储信息写入预设的寄存器中，由于内存空间为芯片内存储空间，相当于是多核异构芯片内部的公用内存，使得发送内核将通信数据写入内存空间后，接收内核能够获取寄存器中的通信消息对应的信息，并直接获取内存空间中的通信消息，从而使得内核之间的数据交互不需要大量的数据拷贝和搬运，提高了芯片通信效果。
- 用于调节针对协处理器的存储器利用率的系统和方法-202210960024.6
- 帕维尔·扎伊科夫;H·卡瓦略;拉里·詹姆斯·米勒 - 霍尼韦尔国际有限责任公司
- 2022-08-11 - 2023-04-14 - G06F15/167
- 本发明提供了用于调节针对协处理器的存储器利用率的系统和方法。在一个实施方案中，一种计算系统包括：处理器；计算处理器，该计算处理器被配置为执行一个或多个内核；存储器，该存储器耦接到该处理器和该计算处理器。该系统被配置为：将至少一个任务存储器事务配额分配到在该处理器的第一核心上执行的至少第一组任务；分配用于在该计算处理器上执行该内核的至少一个计算处理器存储器事务配额；在第一定时窗口迭代内执行该第一组任务和该内核，其中在该第一定时窗口迭代期间执行该内核，直到该计算存储器事务配额被耗尽；以及当该第一组任务在该处理器上执行时，调节该一个或多个内核对该存储器的存储器事务访问的速率。
- 数据交互方法、图形处理器及图形处理系统-202310027057.X
- 请求不公布姓名 - 摩尔线程智能科技（北京）有限责任公司
- 2023-01-09 - 2023-04-14 - G06F15/167
- 本申请实施方式提供了一种数据交互方法、图形处理器及系统。该方法应用于包括目标处理核心的图形处理器，目标处理核心为图形处理器包括的多个处理核心中的任一个。该方法包括：获取一级页表基地址，并将一级页表基地址配置至目标处理核心；以及控制目标处理核心基于一级页表基地址执行目标图形处理操作。一级页表基地址对应于一级页表，一级页表用于将多个处理核心共同使用的虚拟地址空间映射至存储器中的存储资源。
- 数据包处理方法及装置-202110624926.8
- 廖园 - 展讯通信（上海）有限公司
- 2021-06-04 - 2023-04-07 - G06F15/167
- 本申请提供一种数据包处理方法及装置，当连续接收到多个数据包和描述符时，数据包处理装置将数据包存入缓存单元，并通过多个处理单元以并行的方式，同时根据多个数据包的描述符分级处理多个数据包，由于减少了对数据包进行处理时的无效等待时间，减少了对连续接收的数据包的处理时间，进而提高了对数据包进行处理时的速度和效率，保证了数据包处理的实时性。
- 异构智能处理量化装置、量化方法、电子设备及存储介质-202010798221.3
- 请求不公布姓名 - 中国科学院计算技术研究所
- 2020-08-10 - 2023-04-07 - G06F15/167
- 本公开提供了一种异构智能处理量化装置、神经网络量化方法、电子设备及存储介质，异构智能处理装置应用于异构智能处理器，异构智能处理器包括通用处理器和智能处理器，其中智能处理器包括控制电路和多个运算电路，所述异构智能处理量化装置用于将异构神经网络中的权值和神经元量化为非均匀数，所述异构智能处理量化装置包括：系数确定模块，用于基于训练好的浮点数表示的神经网络，确定所述浮点数表示的数据与非均匀数表示的数据之间的缩放系数和偏移系数；量化模块，用于根据所述缩放系数和所述偏移系数，将所述浮点数表示的神经网络量化为非均匀数表示的神经网络。可无精度损失的对神经网络进行量化，量化后的神经网络可提高数据处理速度。
- 专利分类
