[发明专利]FPGA内部互联线延时测试方法在审
申请号: | 202111120219.1 | 申请日: | 2021-09-24 |
公开(公告)号: | CN113848455A | 公开(公告)日: | 2021-12-28 |
发明(设计)人: | 夏明刚;柴政;王玉嫣;丛伟林;刘云博 | 申请(专利权)人: | 成都华微电子科技有限公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28 |
代理公司: | 成都惠迪专利事务所(普通合伙) 51215 | 代理人: | 刘勋 |
地址: | 610000 四川省成都市*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | FPGA内部互联线延时测试方法,涉及集成电路技术,本发明包括下述步骤:1)针对选定区域,确定输入IO和输出IO;2)第一次配置FPGA,在输入IO和输出IO之间建立第一路径,然后测试输入IO到输出IO之间的时延,记为第一时延值T1,所述第一路径由M个互联开关级联构成;3)第二次配置FPGA,在输入IO和输出IO之间建立第二路径,然后测试输入IO到输出IO之间的时延,记为第二时延值T2,所述第二路径由N个互联开关级联构成;4)通过下式计算该选定区域互联开关平均时延:(T1‑T2)/(M‑N),所述M和N均为正整数,且M≠N。本发明具有灵活、准确的特点。 | ||
搜索关键词: | fpga 内部 互联线 延时 测试 方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都华微电子科技有限公司,未经成都华微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202111120219.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种信息处理方法、装置和电子设备
- 下一篇:资源的预分配方法及装置