[发明专利]基于低通负群时延电路的高速互连传输信号延时均衡方法在审
申请号: | 202110949943.9 | 申请日: | 2021-08-18 |
公开(公告)号: | CN113630103A | 公开(公告)日: | 2021-11-09 |
发明(设计)人: | 万发雨;顾韬琛 | 申请(专利权)人: | 南京信息工程大学 |
主分类号: | H03H11/26 | 分类号: | H03H11/26 |
代理公司: | 南京经纬专利商标代理有限公司 32200 | 代理人: | 朱桢荣 |
地址: | 224002 江苏省盐城*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于低通负群时延电路的高速互连传输信号延时均衡方法,采用传输系统实现高速互连传输信号延时均衡,传输系统为低通负群时延电路,低通负群时延电路包括逻辑门电路、高速电路等效电路网络、低通负群时延单元和输出端口;首先基于电路理论、微波网络理论实现有源低通负群时延电路群时延解析公式和电路综合公式。然后基于时域电路仿真和频域S参数仿真优化有源低通负群时延电路参数,设计、加工并在时域和频域进行性能测试,得到负群时延大、带宽理想、无损耗的PCB板级低通负群时延电路。最后通过低通负群时延电路对数字基带信号的时延进行均衡,达到改善高速PCB信号完整性的目的。 | ||
搜索关键词: | 基于 低通负 群时延 电路 高速 互连 传输 信号 延时 均衡 方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京信息工程大学,未经南京信息工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202110949943.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种具有电源同步功能的延迟电路-202210316543.9
- 李伟生;李红艳 - 拓尔微电子股份有限公司
- 2022-03-29 - 2023-06-16 - H03H11/26
- 一种具有电源同步功能的延迟电路,包括:第一延迟电路,包括第一电流源、第一反相器和第一负载电容,所述第一电流源连接在电源和所述第一反相器的上拉网络之间,所述第一负载电容连接在所述第一反相器的输出和地电位之间;第二延迟电路,包括第二电流源、第二反相器和第二负载电容,所述第二电流源连接在所述第二反相器的下拉网络和地电位之间,所述第二负载电容连接在所述第二反相器的输出和地电位之间;开关模块,与所述第一电流源并联;其中,所述第一延迟电路的输出与所述第二延迟电路的输入相连接,所述第二延迟电路的输出控制所述开关模块的开启。解决了传统的延迟电路存在的输出信号对电源变化的响应较慢,导致后级电路逻辑错误的问题。
- 延时装置-202210120719.3
- 郭斌;陈佩 - 无锡市晶源微电子股份有限公司
- 2022-02-09 - 2023-03-24 - H03H11/26
- 本发明提供一种延时装置,包括:电流源、电容器、第一NMOS管、第二NMOS管、第一开关、第一反相器、第二反相器和第三反相器。本发明利用所述电流源给所述电容器充电,所述第一NMOS管和所述第二NMOS管进入亚阈值区,使得所述电容器两端的充电电流为亚阈值区电流以延长所述电容器的充电时间(延长所述电容器的电压充电至所述第一反向器的翻转电压的时间),从而获取延时时间较长的延时信号。本发明利用亚阈值区小电流对电容器进行充电以产生较长时间的延时,避免了传统电路中使用大面积电容或者大阻值的电阻的情况,减小了占用芯片的设计面积。
- 信号处理电路、版图、版图的制作方法及装置-202111078812.4
- 王林 - 长鑫存储技术有限公司
- 2021-09-15 - 2023-03-17 - H03H11/26
- 本申请提供一种信号处理电路、版图、版图的制作方法及装置,在信号处理电路中的延迟单元两侧加入第一开关单元和第二开关单元,在信号处理电路处于不同状态时,可以通过第一开关单元和第二开关单元的打开与断开,控制是否将信号处理电路接收到的第一信号送入延迟单元进行延迟处理,从而提高了信号处理电路的灵活性,并且实现信号处理电路的版图进行不同状态的调整时,对版图的改版也只需要进行开关单元的调整,提高了电路调试过程中,电路设计人员对信号处理电路进行的调试的速度和效率。
- 一种硬件延时电路-202211298834.6
- 陈梁远 - 广西电网有限责任公司电力科学研究院
- 2022-10-21 - 2023-02-03 - H03H11/26
- 本发明属于智能硬件与相位检测领域,尤其涉及一种硬件延时电路,包括:用于进行延时操作的反相器延时阵列,用于控制延时的延时控制电路。所述反相器延时阵列包括:多组反相器组及其选通控制组成的可控延时阵列,每组反相器均具有n个反相器和一个二输入多路选择器。所述延时控制电路包括:一个预置数控制的计数器,当计数器的计数到预置数时重新自零开始计数。本发明公开了一种嵌入式硬件延时电路,具有电路结构简单,占用逻辑资源少、复制性和灵敏度高的优点,同时对施加小信号的器件,具有易于测量、捕捉峰值的特点,可以提高实验结果准确度。
- 一种延时放大多功能芯片-202222792676.1
- 陈慧青;罗力伟;杨柯 - 四川益丰电子科技有限公司
- 2022-10-24 - 2022-11-18 - H03H11/26
- 本实用新型公开一种延时放大多功能芯片,包括电源调制逻辑电路和TTL并行转换逻辑电路,以及依次连接的第一均衡器、延时器、第二均衡器和放大器,所述电源调制逻辑电路用于为放大器提供正确的漏压和栅压,所述TTL并行转换逻辑电路用于提供两个相反的电平以控制延时器的工作状态。本实用新型公开一种延时放大多功能芯片,通过不同长度的参考态直通微带线和延迟态微带线实现不同的延时时间,通过电源调制逻辑控制电路、电容和电感组成的滤波电路以实现低的延迟误差和插入损耗;其中均衡器主要用来调节增益的斜率,整颗芯片用了两个均衡器;延迟器主要起延迟作用,受TTL并行转换逻辑电路的调节。
- 一种群时延平坦度可调的可重构负群时延微波电路-202210136700.8
- 王钟葆;孟雨薇;陈琦;赵世朋;刘宏梅;房少军 - 大连海事大学
- 2022-02-15 - 2022-06-07 - H03H11/26
- 本发明提供一种群时延平坦度可调的可重构负群时延微波电路,包括:介质基板、设置在介质基板上且电性连接的输入50Ω微带连接线、匹配电路、放大器偏置电路、增益补偿放大器、扼流电感、隔直电容、第一传输线、开关二极管、时延值重构电源、吸收电阻、第二传输线、第三传输线、变容二极管、电容偏置电路、输出50Ω微带连接线和焊接线。本发明技术方案能够实现可重构负群时延微波电路的同时,解决插入损耗过大、中心频率附近负群时延值平坦度不可调等问题。能够在实现可调的负群时延值的同时,可调整中心频率附近的群时延平坦度,而且具有插入损耗低、群时延波动小、平坦负群时延带宽宽、输入输出端口阻抗匹配良好等优点。
- 一种硅光分段式MZM的可调延时驱动器电路-202011288225.3
- 黄俊;邢德智;唐帅;冯俊波 - 联合微电子中心有限责任公司
- 2020-11-17 - 2022-05-17 - H03H11/26
- 本发明提供一种硅光分段式MZM的可调延时驱动器电路,包括输入缓冲器模块、预调模块、至少一个区段驱动模块和负载电阻模块,其中:所述预调模块包括第一可变电容和第一传输线;所述区段驱动模块包括第二可变电容、第二传输线和输出运放;所述输出运放接收信号经所述输出运放后来调制相应的调制器区段;所述负载电阻模块用于与其中至少一个所述区段驱动模块相连实现电路完整。本发明通过在驱动器电路中的传输线之间增加可变电容,传输线的波速可以通过可变电容来微调,从而实现了驱动器电路的可调延时功能。
- 数据还原电路-201710385493.9
- 谢依峻 - 瑞昱半导体股份有限公司
- 2017-05-26 - 2022-02-18 - H03H11/26
- 本发明提出一种数据还原电路,包含:第一比较电路,用于比较第一与第二模拟数据信号,并于正时钟信号处于有效电平时输出逻辑值相反的第一与第二比较信号,且于正时钟信号处于无效电平时将第一与第二比较信号设为具有相同逻辑值;第二比较电路,用于比较第一与第二模拟数据信号,并于负时钟信号处于有效电平时输出逻辑值相反的第三与第四比较信号,且于负时钟信号处于无效电平时将第三与第四比较信号设为具有相同逻辑值;以及数据信号产生电路,用于依据第一至第四比较信号产生数字数据信号。当第一至第四比较信号的逻辑值组合呈现特定实施方式时,数据信号产生电路会将输出的数字数据信号的逻辑值维持不变。本发明可降低整体电路的控制复杂度。
- 一种可变中频群时延均衡器-202122101113.9
- 程建国 - 程建国
- 2021-09-01 - 2022-01-25 - H03H11/26
- 本实用新型提供一种可变中频群时延均衡器,包括用作输入阻抗匹配的第一有源匹配电路和用作输出阻抗匹配的第二有源匹配电路,还包括设置在第一有源匹配电路和第二有源匹配电路之间的群时延均衡电路;所述的群时延均衡电路包括电阻R、传输变压器B、电感L和电容C;电阻R和传输变压器B并联,电感L和电容C串联后与传输变压器B中点连接;电感L为可调电感,电容C为可调电容。本实用新型使可变时延均衡电路有很好的输入和输出的匹配阻抗,且均衡调节方便可靠。
- 一种基于低通负群时延电路的信号预测方法-202110948626.5
- 万发雨;徐业翔 - 南京信息工程大学
- 2021-08-18 - 2021-11-16 - H03H11/26
- 本发明公开了一种基于低通负群时延电路的信号预测方法,首先基于电路理论、微波网络理论实现低通有源负群时延电路群时延解析公式和电路综合公式;然后基于时域电路仿真和频域S参数仿真优化有源负群时延电路参数,设计、加工并在时域和频域进行性能测试,得到负群时延大、带宽理想、无损耗的PCB板级负群时延电路;最后通过负群时延电路对平滑信号进行实时预测,实现了任意信号实时秒级的预测,并且输入输出信号具有良好相关性。
- 基于低通负群时延电路的高速互连传输信号延时均衡方法-202110949943.9
- 万发雨;顾韬琛 - 南京信息工程大学
- 2021-08-18 - 2021-11-09 - H03H11/26
- 本发明公开了一种基于低通负群时延电路的高速互连传输信号延时均衡方法,采用传输系统实现高速互连传输信号延时均衡,传输系统为低通负群时延电路,低通负群时延电路包括逻辑门电路、高速电路等效电路网络、低通负群时延单元和输出端口;首先基于电路理论、微波网络理论实现有源低通负群时延电路群时延解析公式和电路综合公式。然后基于时域电路仿真和频域S参数仿真优化有源低通负群时延电路参数,设计、加工并在时域和频域进行性能测试,得到负群时延大、带宽理想、无损耗的PCB板级低通负群时延电路。最后通过低通负群时延电路对数字基带信号的时延进行均衡,达到改善高速PCB信号完整性的目的。
- 一种双频带负群时延电路及其参数确定方法-202010235973.9
- 张铁笛;杨涛 - 电子科技大学
- 2020-03-30 - 2021-10-15 - H03H11/26
- 本发明提供一种双频带负群时延电路及其参数确定方法,所述负群时延电路包括:六个微带传输线和两个晶体管跨导,六个所述微带传输线分别为微带传输线TL1、微带传输线TL2、微带传输线TL3、微带传输线TL4、微带传输线TL5、微带传输线TL6、两个所述晶体管跨导分别为晶体管跨导Gm1和晶体管跨导Gm2;只需双频带负群时延电路的两个工作角频率采用求解参数求解方程组的方式确定六个所述微带传输线的特性阻抗和传输相位,即可实现两个工作角频率的信号的传输,无需两个单频带的频带负群时延电路的级联,而且实现了任何两个工作角频率的信号的传输,两个工作角频率无关联性。实现了任何两个指定频率上的负群时延。
- 一种音频大地电磁数据工频噪声干扰的滤波方法-202011307910.6
- 陈霜;王文旭;李荣林;乔宝强 - 核工业二〇八大队
- 2020-11-20 - 2021-03-26 - H03H11/26
- 本发明具体涉及一种音频大地电磁数据工频噪声干扰的滤波方法,包括如下步骤:对有噪声干扰的音频大地电磁数据作带阻滤波,得到无工频噪声干扰数据。本发明提供的音频大地电磁数据噪声干扰的滤波方法,能够有效既可以滤除工频噪声干扰,获取了高质量的原始数据,提高了工作效率,减少了野外工作量,可以更好地为地质勘探工作服务。
- 独立于电源电压的延时电路-201480042010.X
- A·马丁·马林森 - ESS技术有限公司
- 2014-06-25 - 2017-12-12 - H03H11/26
- 公开了一种延时电路,该延时电路的延时独立于为延时电路的逻辑门供电的电源的变化。通过由另外的CMOS偏压晶体管将形成每个逻辑门的CMOS晶体管分开,可以最小化由于电源电压的变化而引起的反相晶体管的门延时的变化,其中,另外的CMOS偏压晶体管在受控电压处被偏置,在一个实施例中,可以由包括均具有显著小于1的增益被连接至三级共源共栅放大器的串联的放大器的恒流源提供恒定偏压。
- 突波滤波器与滤波方法-201310498624.6
- 刘斌 - 南亚科技股份有限公司
- 2013-10-22 - 2017-07-04 - H03H11/26
- 本发明公开了一种突波滤波器与滤波方法。突波滤波器(Glitch Filter)包含高突波滤波电路、低突波滤波电路与控制电路。高突波滤波电路用以根据输入信号产生上拉控制信号。低突波滤波电路用以根据输入信号产生下拉控制信号。控制电路用以根据上拉控制信号与下拉控制信号而决定突波滤波器的输出端的逻辑电平。
- 一种双频段高性能负群延时电路-201310746391.7
- 邓良;陈相治;李雁;戴永胜 - 南京理工大学
- 2013-12-31 - 2014-03-26 - H03H11/26
- 本发明公开了一种双频段高性能负群延时电路。该电路结构采由3dB耦合器、分布式微带线和新型左右手传输线共同实现,属于国际研究前沿领域。本发明首次提出了“双频段负群延时电路”使用这一概念,有效解决目前负群延时电路只能单一频段使用的缺点,有效减小电路体积,各频段直接干扰性很小。同时该负群延时电路由于使用了左右手新型材料,使得相比传统RLC负群延时电路和有源负群延时电路,其适应性更高、稳定性更高,可广泛使用对性能指标要求苛刻的系统中。
- 用于向输入信号引入可控延时的装置和方法-201280022869.5
- V·A·厄莫洛夫;M·S·埃莱;P·M·帕萨南;M·A·奥克萨南;E·T·塞帕拉 - 诺基亚公司
- 2012-05-11 - 2014-01-22 - H03H11/26
- 一种装置,包括:第一电极部,被配置为注入载流子;第二电极部,被配置为收集载流子并且提供输出信号;第三电极部,被配置为收集载流子并且提供输出信号;单片半导体,提供用于在所述第一电极部和所述第二电极部之间输送注入的载流子的第一通道并且提供用于在所述第一电极部和所述第三电极部之间输送注入的载流子的第二通道,其中所述第一通道被配置使得在所述第一电极部注入的载流子将在第一输送时间之后经由所述第一通道到达所述第二电极部并且所述第二通道被配置使得在所述第一电极部注入的载流子将在第二输送时间之后经由所述第二通道到达所述第三电极部,其中所述第二输送时间大于所述第一输送时间;以及至少一个栅电极,耦合到所述单片半导体,被配置为使得能够至少在所述第一通道和所述第二通道之间切换用于载流子输送的路线。
- 延迟元件、可变延迟线、电压控制振荡器,以及显示设备和包括其的系统-201210158593.5
- 高取宪一 - NLT科技股份有限公司
- 2008-12-01 - 2012-10-31 - H03H11/26
- 涉及延迟元件、可变延迟线、电压控制振荡器,以及显示设备和包括其的系统。通过简单结构提供电压控制振荡器等等,即使存在温度变化,其中心振荡频率不变。延迟元件包括:延迟生成部,向输入信号添加延迟量而生成输出信号;以及延迟控制部,用于控制该延迟。延迟控制部具有输出用于调节延迟量的第一控制信号的延迟调节电路,以及输出用于补偿由温度引起的特性变化的第二控制信号的温度补偿电路。延迟控制部将通过合成第一控制信号和第二控制信号而获得的第三控制信号输出到延迟生成部,以便控制延迟量。延迟控制部通过使延迟调节电路和温度补偿电路串联连接,获得第三控制信号。
- 静电放电保护电路的延迟电路及其保护的方法和集成电路-201010159772.1
- 王世钰;吕佳伶;刘玉莲;陈彦宇;林哲仕;卢道政 - 旺宏电子股份有限公司
- 2010-04-27 - 2011-09-21 - H03H11/26
- 本发明是有关于一种静电放电保护电路的延迟电路及其保护的方法和集成电路,是用于静电保护的具有增加RC延迟时间的RC电路。此电路使用N型金属氧化物半导体场效应晶体管和P型金属氧化物半导体场效应晶体管,从而使用相对较小的布局面积就可以产生一较大的等效电阻。
- 信号延时模块-200920169182.X
- 查德明;吴建;范良军 - 成都川美新技术开发有限公司
- 2009-08-19 - 2010-05-26 - H03H11/26
- 本实用新型公开了一种信号延时模块,包括均衡分路模块、均衡合路模块、阻抗变换放大模块和多路均衡延时模块;阻抗变换放大模块由11路阻抗变换放大器组成;所述均衡分路模块的输入端与微波信号输入相连接,输出端与阻抗变换放大模块的输入端相连接;所述多路均衡延时模块的输入端与阻抗变换放大模块的输出端相连接,多路均衡延时模块的输出端输出不延时、延时1200ns和延时2000ns的三路信号,这三路信号分别经阻抗变换放大器与均衡合路模块的输入端相连接,再由均衡合路模块将其合成一路微波信号输出。该信号延时模块的主要优点为:1、延时准确,提高了延迟精度;2、电磁兼容性好;3、输出幅度一致性好;4、是产生对雷达距离干扰样式的重要部件。
- 相位内插-200680034486.4
- N·T·拉贾戈帕尔;B·A·克雷默 - 德克萨斯仪器股份有限公司
- 2006-07-21 - 2008-09-17 - H03H11/26
- 相位内插系统(10)包括输入级,该输入级提供含有选定的第一和第二相对相位角的第一和第二调制输入信号(14)。加权系统被配置为将第一调制输入信号的第一部分导引至输出端和将第一调制输入信号的第二部分导引至内部平衡节点。加权系统也被配置为将第二调制输入信号的第一部分导引至输出端和将第二调制输入信号的第二部分导引至内部平衡节点。第一和第二调制输入信号的第一部分在输出端被求和以提供含有在第一和第二相位角之间的相位角的内插输出信号。
- 可选择延迟的脉冲发生器-200480033562.0
- J·L·法甘;M·A·博萨德 - 爱特梅尔股份有限公司
- 2004-10-08 - 2007-04-18 - H03H11/26
- 可编程脉冲发生器(100)具有时钟信号延迟链(10)、多路复用器(20)和下降电压充电电路(60)。时钟信号延迟链(10)包括耦合至多路复用器(20)的多个传播延迟。多路复用器(20)从多个延迟链抽头(12)中选择特定的时钟延迟信号。多路复用器(20)由耦合至状态机(40)的抽头选择寄存器(30)驱动。状态机(40)控制可编程脉冲输出,通过变化脉宽和脉冲间的延迟编码数据。通过将下降电压预充电电路7耦合至多路复用器(20)来缩短来自多路复用器(20)的脉冲输出延迟。
- 用于精密控制采样时间的微调电路-200480033336.2
- J·L·法甘;M·A·波萨德;D·S·科恩 - 爱特梅尔股份有限公司
- 2004-10-05 - 2006-12-13 - H03H11/26
- 微调时间延迟电路100用于微调捕获时钟信号和/或数据信号以补偿由系统或芯片中非时间恒定部分中其他变化引起的波动。其他变化包括工艺、温度或电压的差异。微调采样时间移动电路100允许对信号的小幅移动以实现最优采样。时间移动信号的各种延迟量可在多个输出延迟抽头113处提供。
- 专利分类