[发明专利]每个通路的占空比校正有效
| 申请号： | 201910382679.8 | 申请日： | 2019-05-09 |
| 公开（公告）号： | CN110782929B | 公开（公告）日： | 2021-03-02 |
| 发明（设计）人： | J·E·克林;G·L·霍韦 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及每个通路的占空比校正。本发明大体上涉及用于控制存储器装置中的一或多个计时信号的改进的系统和方法。更确切地说，本发明涉及在所述存储器装置的一或多个DQ引脚(例如，数据输入/输出I/O引脚)处的可配置占空比校正。举例来说，所述存储器装置可包含经实施以在所述存储器装置的制造期间和/或在所述存储器装置的制造之后调节在一或多个DQ引脚处的计时信号的所述占空比的可配置相位分离器和/或选择性电容加载电路。相应地，所述存储器装置可包含控制所述一或多个计时信号的增大灵活性和精细度。 | ||
| 搜索关键词： | 每个 通路 校正 | ||
【主权项】：
1.一种装置，其包括：/n可配置逻辑电路，其经配置以在所述装置的制造期间、在所述装置的运行时间期间、在所述装置的重置之后或其组合得到调节；/n可配置计时电路，其以通信方式耦合到所述可配置逻辑电路并且经配置以至少部分地基于在所述可配置逻辑电路处产生的输入信号调节计时信号的占空比，其中调节所述计时信号的所述占空比包括相对于所述计时信号的第二相位延迟所述计时信号的第一相位或相对于所述计时信号的所述第二相位提前所述计时信号的所述第一相位；以及/nDQ引脚，其以通信方式耦合到所述可配置计时电路并且经配置以至少部分地基于所述计时信号的所述占空比控制DQ信号的输出。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910382679.8/，转载请声明来源钻瓜专利网。
