[实用新型]一种基于SET检测的三路互锁存触发器电路有效
申请号: | 201821374069.0 | 申请日: | 2018-08-24 |
公开(公告)号: | CN208707605U | 公开(公告)日: | 2019-04-05 |
发明(设计)人: | 丁文祥;蔡雪原;郑江云;闻军 | 申请(专利权)人: | 安庆师范大学 |
主分类号: | H03K3/353 | 分类号: | H03K3/353 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 246001 安*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型公开了一种基于SET检测的三路互锁存触发器电路,该三路互锁存触发器电路是由时钟反相器链电路、D输入反相器链电路、置位复位信号产生电路、主DICE锁存电路和从DICE锁存电路组成;本实用新型的技术方案采用SET检测技术,能使触发器的建立时间大大缩短,从而提高了抗辐射触发器的时序性能,提高了电路的工作频率,具有更好的抗SEU特性。 | ||
搜索关键词: | 触发器电路 互锁 三路 本实用新型 锁存电路 触发器 链电路 复位信号产生电路 时钟反相器 输入反相器 时序 工作频率 检测技术 抗辐射 检测 置位 电路 | ||
【主权项】:
1.一种基于SET检测的三路互锁存触发器电路,其特征在于:所述三路互锁存触发器电路包括时钟反相器链电路、D输入反相器链电路、置位复位信号产生电路、主DICE锁存电路和从DICE锁存电路;外部的时钟信号CK分别输入到时钟反相器链电路和置位复位信号产生电路,外部的时钟信号CK经时钟反相器链电路生成三路同相时钟信号bclk1、bclk2、bclk3和三路反相时钟信号nclk1、nclk2、nclk3;外部数据信号D分别输入到D输入反相器链电路和置位复位信号产生电路,外部数据信号D经D输入反相器链电路生成二路数据信号d1、d2和一路反相数据信号nd;时钟信号CK、数据信号D、D输入反相器链电路生成一路数据信号d1和一路反相数据信号nd以及二路反相时钟信号nclk1、nclk2和一路同相时钟信号bclk2经置位复位信号产生电路后输出置位信号sn和复位信号r;所述数据信号D、三路同相时钟信号bclk1、bclk2、bclk3和三路反相时钟信号nclk1、nclk2、nclk3和二路数据信号d1、d2以及置位信号sn和复位信号r输入到主DICE锁存电路,经主DICE锁存电路后输出三路数据信号m1、m2、m3;所述置位复位信号产生电路输出的置位信号sn和复位信号r、三路同相时钟信号bclk1、bclk2、bclk3和三路反相时钟信号nclk1、nclk2、nclk3以及主DICE锁存电路输出的三路数据信号m1、m2和m3均输入到从DICE锁存电路,然后经从DICE锁存电路后输出数据信号Q;所述时钟反相器链电路是由12个PMOS管PM1、PM2、PM3、PM4、PM5、PM6 、PM7、PM8、PM9、PM10、PM11、PM12和12个NMOS管NM1 、NM2、NM3、NM4、NM5、NM6、NM7 、NM8、NM9、NM10、NM11、NM12组成;所述PM1和NM1、PM2和NM2、PM3和NM3、PM4和NM4、PM5和NM5、PM6和NM6、PM7和NM7、PM8和NM8、PM9和NM9、PM10和NM10、PM11和NM11、PM12和NM12分别构成一反相器,所述时钟信号CK与反相器PM1和NM1的输入端连接,经反相器PM1和NM1后产生反相时钟信号nclk1;所述反相器PM2和NM2的输入端与反相器PM1和NM1的输出端连接,经反相器PM2和NM2后产生同相时钟信号bclk1;所述反相器PM3和NM3的输入端与时钟信号CK连接,输出端与反相器PM4和NM4的输入端连接,所述反相器PM5和NM5的输入端与反相器PM4和NM4的输出端连接,其输出端与反相器PM6和NM6的输入端连接,时钟信号CK经反相器PM3和NM3、PM4和NM4、PM5和NM5后产生反相时钟信号nclk2,再经反相器PM6和NM6后产生同相时钟信号bclk2;所述反相器PM7和NM7的输入端与时钟信号CK连接,输出端与反相器PM8和NM8的输入端连接,所述反相器PM9和NM9的输入端与反相器PM8和NM8的输出端连接,其输出端与反相器PM10和NM10的输入端连接,所述反相器PM11和NM11的输入端与反相器PM10和NM10的输出端连接,其输出端与反相器PM12和NM12的输入端连接,时钟信号CK经反相器PM7和NM7、PM8和NM8、PM9和NM9、PM10和NM10、PM11和NM11后产生反相时钟信号nclk3,再经反相器PM12和NM12后产生同相时钟信号bclk3;所述D输入反相器链电路是由4个PMOS管PM13、PM14、PM15、PM16和4个NMOS管NM13、NM14、NM15、NM16组成;所述PM13和NM13、PM14和NM14、PM15和NM15、PM16和NM16分别构成一反相器;所述数据信号D与反相器PM13和NM13的输入端连接,经反相器PM13和NM13后产生反向数据信号nd;所述反相数据信号nd输入到反相器PM14和NM14的输入端,经反相器PM14和NM14后产生数据信号d1;所述反相器PM15和NM15的输入端与反相器PM14和NM14的输出端连接,输出端产生反向数据信号nd1,所述反相数据信号nd1输入到反相器PM16和NM16的输入端,经反相器PM16和NM16后产生数据信号d2;所述置位复位信号产生电路是由10个PMOS管PM17、PM18、PM19、PM20、PM21、PM22、PM23、PM24、PM25、PM26和10个NMOS管NM17 、NM18、NM19、NM20、NM21、NM22、NM23、NM24、NM25、NM26组成;所述PM21和NM21的栅极与时钟信号CK的输出端连接;所述PM20和NM20的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接,所述PM19和NM19的栅极与D输入反相器链电路生成的数据信号d1的信号输出端连接,所述PM18和NM18的栅极与D输入反相器链电路生成的反向数据信号nd的信号输出端连接,所述PM17和NM17的栅极外接数据信号D;所述PM17、PM18、PM19、PM20、PM21的源极均外接电源;所述PM17、PM18、PM19、PM20、PM21的漏极均与置位复位信号产生电路的置位信号sn的信号输出端连接;所述NM21的漏极与PM17的漏极连接,NM21的源极与NM20的漏极相连,NM20的源极与NM19的漏极相连,NM19的源极与NM18的漏极相连,NM18的源极与NM17的漏极相连,NM17的源极接地;所述PM22和NM22的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接;所述PM23和NM23的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接,所述PM24和NM24的栅极与D输入反相器链电路生成的数据信号d1的信号输出端连接,所述PM25和NM25的栅极与D输入反相器链电路生成的反向数据信号nd的信号输出端连接,所述PM26和NM26的栅极外接数据信号D;所述PM22的源极外接电源;所述PM22的漏极与PM23的源极连接,所述PM23的漏极与PM24的源极连接,所述PM24的漏极与PM25的源极连接,PM25的漏极与PM26的源极连接,所述PM26的漏极与NM26的漏极连接,所述NM22、NM23、NM24、NM25、NM26的漏极均与置位复位信号产生电路的复位信号r的信号输出端连接;所述NM22、NM23、NM24、NM25、NM26的源极均接地;所述主DICE锁存电路是由24个PMOS管PM27、PM28、PM29、PM30、PM31、PM32、PM33、PM34、PM35 、PM36、PM37、PM38、PM39、PM40、PM41、PM42 、PM43、PM44、PM45、PM46、PM47、PM48、PM49、PM50和27个NMOS管NM27 、NM28、NM29、NM30、NM31、NM32、NM33、NM34、NM35、NM36、NM37、NM38、 NM39 、NM40、NM41、NM42、NM43、NM44 、NM45 、NM46、NM47、NM48、NM49、NM50、NM51、NM52、NM53以及三个传输门TM1、TM2、TM3组成;所述PM27的栅极外接数据信号D,并与NM27的栅极相连,PM27的源极外接电源,漏极与PM28的源极相接;所述PM28的栅极与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接,PM28的漏极分别与NM28的漏极、PM35的栅极、PM34和NM34的漏极、NM44的栅极相连;所述NM28的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接,其源极与NM27的漏极相连;所述PM29的栅极外接数据信号d1,并与NM29的栅极相连,PM29的源极外接电源,漏极与PM30的源极相接;所述PM30的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接,PM30的漏极分别与NM30的漏极、NM36的栅极、PM39的栅极、PM38和NM38的漏极相连;所述NM30的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接,其源极与NM29的漏极相连;所述PM31的栅极外接数据信号d2,并与NM31的栅极相连,PM31的源极外接电源,漏极与PM32的源极相接;所述PM32的栅极与时钟反相器链电路生成的同相时钟信号bclk3的信号输出端连接,PM32的漏极分别与NM32的漏极、NM40的栅极、PM43的栅极、PM42和NM42的漏极相连;所述NM32的栅极与时钟反相器链电路生成的反相时钟信号nclk3的信号输出端连接,其源极与NM31的漏极相连;所述PM33的栅极分别与PM44和NM44的漏极、PM47和NM47的漏极、NM41的栅极相连,PM33的源极外接电源,漏极与PM34的源极相接;所述PM34的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接,PM34的漏极分别与NM34的漏极相连;所述NM34的栅极与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接,其源极与NM33的漏极相连;所述NM33的栅极分别与PM37的栅极、PM36和NM36的漏极、PM45和NM45的漏极相连;所述PM35的源极外接电源,PM35的漏极与PM36的源极相连;所述PM36的栅极与置位复位信号产生电路的复位信号r的信号输出端连接,PM36的漏极分别与NM36的漏极连接;所述NM36的源极与NM35的漏极连接,所述NM35的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接;所述PM37的源极外接电源,PM37的漏极分别与PM38的源极相连;所述PM38的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接,PM38的漏极分别与NM38的漏极连接;所述NM38的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接,其源极与NM37的漏极连接;所述PM39的源极外接电源,PM39的漏极与PM40的源极相连;所述PM40的栅极与置位复位信号产生电路的复位信号r的信号输出端连接,PM40的漏极分别与NM40的漏极连接;所述NM40的源极与NM39的漏极连接,所述NM39的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接;所述PM41的源极外接电源,PM41的漏极分别与PM42的源极相连;所述PM42的栅极与时钟反相器链电路生成的反相时钟信号nclk3的信号输出端连接,PM42的漏极分别与NM42的漏极连接;所述NM42的栅极与时钟反相器链电路生成的同相时钟信号bclk3的信号输出端连接,其源极与NM41的漏极连接;所述PM43的源极外接电源,PM43的漏极与PM44的源极相连;所述PM44的栅极与置位复位信号产生电路的复位信号r的信号输出端连接,PM44的漏极分别与NM44的漏极连接;所述NM44的源极与NM43的漏极连接,所述NM43的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接;所述PM45的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接,其源极外接电源,漏极分别与NM45的漏极、传输门TM1的左侧数据输入端口连接;所述NM45的栅极与置位复位信号产生电路的复位信号r的信号输出端连接;所述PM48的栅极和NM49的栅极均与置位复位信号产生电路的置位信号sn的信号输出端连接,PM48的源极外接电源,其漏极分别与传输门TM1的右侧数据输出端口、NM49的漏极连接;所述NM49的源极与NM48的漏极连接,所述NM48的栅极与置位复位信号产生电路的复位信号r的信号输出端连接;所述PM48的漏极输出一路数据信号m1至从DICE锁存电路;所述PM46的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接,其源极外接电源,漏极分别与NM46的漏极、传输门TM2的左侧数据输入端口连接;所述NM46的栅极与置位复位信号产生电路的复位信号r的信号输出端连接;所述PM49的栅极和NM51的栅极均与置位复位信号产生电路的置位信号sn的信号输出端连接,PM49的源极外接电源,其漏极分别与传输门TM2的右侧数据输出端口、NM51的漏极连接;所述NM51的源极与NM50的漏极连接,所述NM50的栅极与置位复位信号产生电路的复位信号r的信号输出端连接;所述PM49的漏极输出另一路数据信号m2至从DICE锁存电路;所述PM47的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接,其源极外接电源,漏极分别与NM47的漏极、传输门TM3的左侧数据输入端口连接;所述NM47的栅极与置位复位信号产生电路的复位信号r的信号输出端连接;所述PM50的栅极和NM53的栅极均与置位复位信号产生电路的置位信号sn的信号输出端连接,PM50的源极外接电源,其漏极分别与传输门TM3的右侧数据输出端口、NM53的漏极连接;所述NM53的源极与NM52的漏极连接,所述NM52的栅极与置位复位信号产生电路的复位信号r的信号输出端连接;所述PM50的漏极输出另一路数据信号m3至从DICE锁存电路;所述NM27、NM29、NM31、NM33、NM35、NM37、NM39、NM41、NM43 、NM45、NM46、NM47、NM48、NM50、NM52的源极均接地;所述传输门TM1的反相控制端与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接,传输门TM1的同相控制端与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接,所述传输门TM2的反相控制端与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接,传输门TM2的同相控制端与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接;所述传输门TM3的反相控制端与时钟反相器链电路生成的反相时钟信号nclk3的信号输出端连接,传输门TM3的同相控制端与时钟反相器链电路生成的同相时钟信号bclk3的信号输出端连接;所述从DICE锁存电路是由15个PMOS管PM51、PM52、PM53、PM54、PM55、PM56、PM57、PM58、PM59、PM60、PM61、PM62、PM63、PM64、PM65和15个NMOS管NM54、NM55、NM56、NM57、NM58、NM59、NM60、NM61、NM62、NM63、NM64、NM65、NM66、NM67、NM68组成;所述PM51的栅极与置位复位信号产生电路的复位信号r的信号输出端连接,源极外接电源,漏极与PM52的源极连接;所述PM52的栅极分别与PM62和NM65的漏极、NM63的栅极和PM63的栅极以及NM66的栅极连接,其漏极与PM53的源极相连;所述PM53的栅极与时钟反相器链电路生成的同相时钟信号bclk1的信号输出端连接,PM53的漏极分别与NM56的漏极、PM54的栅极、NM65的栅极和主DICE锁存电路中一路数据信号m1的输出端连接;所述NM56的栅极与时钟反相器链电路生成的反相时钟信号nclk1的信号输出端连接,其源极与NM55的漏极相连;所述NM55的栅极分别与PM54和NM57的漏极、PM56的栅极以及PM65和NM68的栅极连接,其源极与NM54的漏极相连;所述NM54的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接;所述PM54的源极外接电源,漏极与NM57的漏极连接;所述NM57的栅极分别与PM57和NM60的漏极、PM58的栅极和主DICE锁存电路中一路数据信号m2的输出端连接;所述PM55的栅极与置位复位信号产生电路的复位信号r的信号输出端连接,源极外接电源,漏极与PM56的源极连接;所述PM56的漏极与PM57的源极相连;所述PM57的栅极与时钟反相器链电路生成的同相时钟信号bclk2的信号输出端连接,PM57的漏极与NM60的漏极连接;所述NM60的栅极与时钟反相器链电路生成的反相时钟信号nclk2的信号输出端连接,其源极与NM59的漏极相连;所述NM59的源极与NM58的漏极相连;所述NM58的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接;所述PM58的源极外接电源,漏极与NM61的漏极连接;所述NM61的栅极分别与PM61和NM64的漏极、PM62的栅极和主DICE锁存电路中一路数据信号m3的输出端连接;所述PM59的栅极与置位复位信号产生电路的复位信号r的信号输出端连接,源极外接电源,漏极与PM60的源极连接;所述PM60的漏极与PM61的源极相连;所述PM61的栅极与时钟反相器链电路生成的同相时钟信号bclk3的信号输出端连接,PM61的漏极与NM64的漏极连接;所述NM64的栅极与时钟反相器链电路生成的反相时钟信号nclk3的信号输出端连接,其源极与NM63的漏极相连;所述NM63的源极与NM62的漏极相连;所述NM62的栅极与置位复位信号产生电路的置位信号sn的信号输出端连接;所述PM62的源极外接电源,漏极与NM65的漏极连接;所述PM63的源极外接电源,漏极与PM64的源极连接;所述PM64的栅极与NM67的栅极连接,其漏极与PM65的源极连接,所述PM65的漏极与NM68的漏极连接;所述NM68的源极与NM67的漏极相连,NM67的源极与NM66的漏极连接;所述PM65的漏极输出数据信号Q;所述NM54、NM57、NM58、NM61、NM62、NM65、NM66的源极均接地。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安庆师范大学,未经安庆师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201821374069.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 一种高速随机信号脉冲驱动器-201821606080.5
- 刁盛锡;钱祎涵 - 华东师范大学
- 2018-09-29 - 2019-06-11 - H03K3/353
- 本实用新型公开了一种高速随机信号脉冲驱动器,包括CML信号转换电路、脉冲产生模块、数字信号处理模块、温度传感器模块、数字模拟转换模块及大功率高速开关模块;本实用新型采用CML信号转换电路,将外部输入的三路差分正弦信号转换成三路方波信号输入到脉冲产生模块;将用户的电压设置值由数字信号处理模块转换成内控信号输入到脉冲产生、数字模拟转换模块,最后,由数字信号处理模块产生四路控制信号及数字模拟转换模块输出四路精确的电平信号到功率高速开关模块。温度传感器模块经数字信号处理模块将输出脉宽校准信号给脉冲产生模块,以校准脉宽,实现对外部输入的随机信号完成脉冲频率、宽度、电平的调节,具有自适应强且调整范围宽广的优点。
- 一种基于SET检测的三路互锁存触发器电路-201821374069.0
- 丁文祥;蔡雪原;郑江云;闻军 - 安庆师范大学
- 2018-08-24 - 2019-04-05 - H03K3/353
- 本实用新型公开了一种基于SET检测的三路互锁存触发器电路,该三路互锁存触发器电路是由时钟反相器链电路、D输入反相器链电路、置位复位信号产生电路、主DICE锁存电路和从DICE锁存电路组成;本实用新型的技术方案采用SET检测技术,能使触发器的建立时间大大缩短,从而提高了抗辐射触发器的时序性能,提高了电路的工作频率,具有更好的抗SEU特性。
- 用于在电子设备中进行信号驱动的解耦电容电路及装置-201610614972.9
- 李安修;陈尚斌 - 联发科技股份有限公司
- 2016-07-29 - 2019-02-15 - H03K3/353
- 本发明提供了一种用于在电子设备中进行信号驱动的解耦电容电路,位于电子设备的输出级中,以及,该解耦电容电路包括:第一解耦电容和至少一个开关单元。第一解耦电容具有第一端和第二端,耦接在第一预定电压电平和第三预定电压电平之间,其中,所述第一预定电压电平高于所述第三预定电压电平。至少一个开关单元耦接在所述第一解耦电容的所述第一端和所述第二端的其中一端以及所述第一预定电压电平、所述第三预定电压电平中的至少一个预定电压电平之间,用于选择性地使能或禁能所述第一解耦电容。相应地,本发明还提供了一种用于在电子设备中进行信号驱动的装置。采用本发明,可以提高电子设备的性能。
- D触发器-201610366914.9
- 杨国庆;朱定飞;王建军;徐庆光 - 湖南融创微电子有限公司
- 2016-05-27 - 2019-01-22 - H03K3/353
- 本发明提供了一种D触发器,涉及触发器领域。该D触发器包括至少一对导电类型相同的MOS管,每个MOS管均包括有与MOS管导电类型相反的第一衬底或第一阱,每对导电类型相同的MOS管的其中一个MOS管的第一衬底设置有与MOS管导电类型相同的第二阱或每对导电类型相同的MOS管的其中一个MOS管的第一阱设置有与MOS管导电类型相同的第二衬底,且第二衬底或第二阱位于每对MOS管的两个MOS管之间。该D触发器的敏感节点受到撞击时,可抑制敏感节点受到轰击时产生的电荷在邻近敏感节点扩散,有效地避免多个敏感节点的同时翻转,提高D触发器的可靠性和安全性。
- 一种应用于神经刺激器的电流脉冲产生电路-201820822486.0
- 张喜娜;宋陈平;张红芹;翟建波 - 乐普医学电子仪器股份有限公司
- 2018-05-30 - 2018-12-18 - H03K3/353
- 本实用新型公开了一种应用于神经刺激器的电流脉冲产生电路,包括升压电路模块、负载阻抗、压控电流产生模块以及用于控制升压电路模块及压控电流产生模块的控制处理器,其中,控制处理器的输出端与升压电路模块的控制端及压控电流产生模块的控制端相连接,升压电路模块的输出端经负载阻抗与压控电流产生模块相连接,该电路能够在负载阻抗不稳定的情况下实现刺激器对神经组织的正常有效刺激。
- 一种高速随机信号脉冲驱动器-201811149715.8
- 刁盛锡;钱祎涵 - 华东师范大学
- 2018-09-29 - 2018-12-11 - H03K3/353
- 本发明公开了一种高速随机信号脉冲驱动器,包括CML信号转换电路、脉冲产生模块、数字信号处理模块、温度传感器模块、数字模拟转换模块及大功率高速开关模块;本发明采用CML信号转换电路,将外部输入的三路差分正弦信号转换成三路方波信号输入到脉冲产生模块;将用户的电压设置值由数字信号处理模块转换成内控信号输入到脉冲产生、数字模拟转换模块,最后,由数字信号处理模块产生四路控制信号及数字模拟转换模块输出四路精确的电平信号到功率高速开关模块。温度传感器模块经数字信号处理模块将输出脉宽校准信号给脉冲产生模块,以校准脉宽,实现对外部输入的随机信号完成脉冲频率、宽度、电平的调节,具有自适应强且调整范围宽广的优点。
- 一种基于SET检测的三路互锁存触发器电路-201810972975.9
- 丁文祥;蔡雪原;郑江云;闻军 - 安庆师范大学
- 2018-08-24 - 2018-11-16 - H03K3/353
- 本发明公开了一种基于SET检测的三路互锁存触发器电路,该三路互锁存触发器电路是由时钟反相器链电路、D输入反相器链电路、置位复位信号产生电路、主DICE锁存电路和从DICE锁存电路组成;本发明的技术方案采用SET检测技术,能使触发器的建立时间大大缩短,从而提高了抗辐射触发器的时序性能,提高了电路的工作频率,具有更好的抗SEU特性。
- 触发器-201610872744.1
- 薛盘斗;冯光涛 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-09-29 - 2018-04-06 - H03K3/353
- 本发明提供一种触发器,所述触发器包括脉冲信号发生器和条件放电触发器,所述脉冲信号发生器用于在时钟信号的上升沿和下降沿产生脉冲信号,所述条件放电触发器用于基于所述脉冲信号发生器所产生的脉冲信号对输入信号进行采样并锁存。本发明所提供的触发器为利用条件放电技术的脉冲式双边沿触发器,在时钟信号的上升沿和下降沿均能对输入信号进行采样并锁存,能够实现高速、低功耗的触发器。
- 片上集成CMOS可编程斩波振荡器电路-201510108048.9
- 张任伟;刘珂;杜占坤 - 中国科学院微电子研究所
- 2015-03-12 - 2017-07-18 - H03K3/353
- 本发明公开了一种片上集成CMOS可编程斩波振荡器电路,解决了现有技术中振荡器电路所输出的时钟信号的噪声较大的问题。所述片上集成CMOS可编程斩波振荡器电路包括线性稳压器、启动单元、编程控制单元、延时单元、滤波器、简单环振、斩波开关、电阻R、电容C和反馈环路;所述线性稳压器为振荡器回路提供稳定的偏置电压和驱动电流,所述反馈环路由比较器、RS触发器和具有恒定偏置电流的反相器组成。本发明提供的片上集成CMOS可编程斩波振荡器电路适用于集成电路片上系统。
- 振荡电路及其控制方法-200910204485.5
- 五十岚初日出 - 恩益禧电子股份有限公司
- 2009-09-29 - 2010-05-26 - H03K3/353
- 一种振荡电路及其控制方法,抑制振荡的电流消耗。上述振荡电路具有:放大器(11),由CMOS逻辑反转型电路构成,以并联形式将压电振子(12)和反馈电阻元件(13)连接在输入输出之间;和控制电路(14),由CMOS逻辑电路构成,在振荡起动之前使放大器(11)的输入输出电平固定而停止振荡,在振荡起动开始时解除输入输出电平的固定,在振荡起动开始的预定时间之后,向放大器(11)的输出端提供脉冲信号。
- 专利分类