[发明专利]用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB)有效

专利信息
申请号: 201810447726.8 申请日: 2013-03-08
公开(公告)号: CN108538781B 公开(公告)日: 2022-09-09
发明(设计)人: R.D.彭德斯 申请(专利权)人: 星科金朋私人有限公司
主分类号: H01L21/768 分类号: H01L21/768;H01L23/538
代理公司: 中国专利代理(香港)有限公司 72001 代理人: 周学斌;刘春元
地址: 新加坡*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及用于应用处理器和存储器集成的薄3D扇出嵌入式晶片级封装(EWLB)。一种具有多个第一半导体管芯的半导体器件,该第一半导体管芯具有沉积在第一半导体管芯的第一表面上和第一半导体管芯周围的密封剂。在密封剂上和第一半导体管芯的与第一表面相对的第二表面上形成绝缘层。该绝缘层包括在第一半导体管芯上的开口。在第一半导体管芯上在开口内形成第一导电层。在第一导电层上形成第二导电层以形成垂直导电通孔。第二半导体管芯被置于第一半导体管芯上且被电连接到第一导电层。将凸点形成在第一半导体管芯的占位面积外的第二导电层上。第二半导体管芯被置于有效表面或第一半导体管芯的后表面上。
搜索关键词: 用于 应用 处理器 存储器 集成 嵌入式 晶片 封装 ewlb
【主权项】:
1.一种制造半导体器件的方法,包括:提供第一半导体管芯;在所述第一半导体管芯周围沉积密封剂;在所述第一半导体管芯和密封剂上形成多个绝缘层;形成穿过所述多个绝缘层并且延伸到所述第一半导体管芯的有效表面的导电通孔;提供第二半导体管芯,所述第二半导体管芯包括在所述第二半导体管芯的有效表面上形成的第一互连结构;以及在所述第一半导体管芯上布置所述第二半导体管芯,其中所述导电通孔延伸到所述第一互连结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于星科金朋私人有限公司,未经星科金朋私人有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810447726.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top