[发明专利]锗纳米膜柔性透明多沟道薄膜晶体管及其制造方法在审
申请号: | 201810421708.2 | 申请日: | 2018-05-04 |
公开(公告)号: | CN108630550A | 公开(公告)日: | 2018-10-09 |
发明(设计)人: | 秦国轩;裴智慧 | 申请(专利权)人: | 天津大学 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/06;H01L29/16;H01L29/786;B82Y40/00 |
代理公司: | 天津市北洋有限责任专利代理事务所 12201 | 代理人: | 刘国威 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及柔性器件领域,为制备一种基于柔性PEN衬底的多沟道结构的锗纳米膜晶体管,能够极大丰富电路元器件的用处,降低生产成本,为此,本发明锗纳米膜柔性透明多沟道薄膜晶体管及其制造方法,PEN塑料衬底之上依次为氧化铟锡ITO薄膜、氧化锌栅介质层,氧化铟锡ITO薄膜上设置有N型源掺杂区从而形成两个ITO源电极,两个ITO源电极之间依次为未参杂区、N型漏掺杂区形成的ITO漏电极,在所述未参杂区上方是ITO沉积在氧化锌栅介质层形成的顶栅电极,氧化铟锡ITO薄膜经通孔引出有ITO底栅电极。本发明主要应用于柔性器件的设计制造。 | ||
搜索关键词: | 氧化铟锡 纳米膜 沟道薄膜晶体管 柔性器件 栅介质层 参杂区 掺杂区 氧化锌 源电极 制造 电路元器件 底栅电极 顶栅电极 沟道结构 透明 漏电极 塑料衬 晶体管 衬底 通孔 沉积 制备 应用 | ||
【主权项】:
1.一种锗纳米膜柔性透明多沟道薄膜晶体管的制造方法,其特征是,采用磁控溅射工艺在PEN衬底上镀上ITO以及氧化锌栅介质膜,随后采用光刻形成图案以及离子注入的方式形成掺杂区,采用光刻以及离子刻蚀的方式形成方孔层,采用湿法HF刻蚀的方式形成锗纳米膜层,通过转移在PEN衬底上形成锗纳米膜,最后通过光刻以及磁控溅射的方式分别形成顶部氧化锌栅极介质层与源漏栅极透明电极层,完成晶体管的制备。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810421708.2/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其形成方法
- 下一篇:半导体结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造