[发明专利]钨塞的制备方法有效
申请号: | 201810201276.4 | 申请日: | 2018-03-12 |
公开(公告)号: | CN110265354B | 公开(公告)日: | 2022-07-05 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/528 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 王华英 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种钨塞的制备方法,包括,提供一衬底,于衬底中形成自所述衬底表面凹进所述衬底内的接触窗;于接触窗的内壁及底部形成钛薄膜;对钛薄膜的表面进行原位氮化处理,以形成氮化钛阻挡层;以六氟化钨作为钨源于具有氮化钛阻挡层的接触窗中填充钨层;去除位于衬底上表面的钛薄膜、氮化钛阻挡层及钨层,以形成钨塞于接触窗中。本发明采用原位氮化法在钛薄膜的表面形成一层氮化钛阻挡层,不仅可以避免填充钨层时六氟化钨与钛反应形成三氟化钛而造成的“火山”缺陷以及钨扩散至衬底中造成的钨污染,提高产品良品率,降低生产成本,而且原位氮化生成的氮化钛阻挡层和钛薄膜的结合强度高,接触电阻低,可大大提高产品性能。 | ||
搜索关键词: | 制备 方法 | ||
【主权项】:
1.一种钨塞的制备方法,其特征在于,所述制备方法包括:1)提供一衬底,于所述衬底中形成自所述衬底表面凹进所述衬底内的接触窗;2)在沉积室中采用等离子体增强化学气相沉积工艺于所述接触窗的内壁及底部形成钛薄膜;3)在所述沉积室中对所述钛薄膜的表面进行原位氮化处理,以形成氮化钛阻挡层,所述氮化钛阻挡层的厚度大于等于步骤2)中所述钛薄膜的沉积厚度的十分之一;4)以六氟化钨作为钨源,于具有所述氮化钛阻挡层的所述接触窗中填充钨层;5)去除位于所述衬底上表面的所述钛薄膜、所述氮化钛阻挡层及所述钨层,以形成钨塞于所述接触窗中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810201276.4/,转载请声明来源钻瓜专利网。
- 上一篇:沟槽隔离结构及其形成方法
- 下一篇:孔的刻蚀残留物的清洗方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造