[发明专利]一种用于CMOS图像传感器中的中高速数据传输读出电路及读出通道

摘要

本发明涉及一种用于CMOS图像传感器中的高速数据读出电路，该电路用于对感光面阵输出的电压进行采样保持、AD转换、高速接口输出，适用于采用列级ADC的高帧速率CMOS图像传感器。所述高速数据传输电路连接在每列像素之后，由采样保持电路、列ADC电路、列LVDS输出电路组成。电路将每列像素输出的复位信号、光生信号通过流水线采样保持电路、列ADC电路进行模数转换，再通过流水线式锁存保持电路输出到列LVDS电路，实现数据的高速传输。按照本发明的方法可以实现各种面阵的高速数据传输，并且具有较小的电路规模。

主权项

1.一种用于CMOS图像传感器中的中高速数据传输读出电路，CMOS图像传感器共Q列，其特征在于，高速数据传输电路包括Q/N个传输通道，每个传输通道包括N个列读出电路和N路选通模块，每个列读出电路包括可编程增益放大电路(PGA)、采样保持电路(SH)、列模数转换电路(ADC)其中：可编程增益放大电路(PGA)接收外部输入的参考电压(Vref1)和对应列图像传感器的像素单元输出的信号(Vpixel)，像素单元输出的信号(Vpixel)为光生信号Vsig时，输出信号VREF_AFE＝Vref1；当信号像素单元输出的信号(Vpixel)为复位信号Vres时输出VSIG_AFE＝Vref1+K*(Vsig–Vres)；采样保持电路(SH)采集可编程增益放大电路(PGA)输出的信号，并将VREF_AFE和VSIG_AFE分别保持输出；列模数转换电路(ADC)将采样保持电路(SH)输出的信号进行处理后获得K*(Vsig–Vres)，转换成时钟信号，驱动计数器进行计数获得曝光有效信号；N路选通模块使能N个列读出电路中的一列，输出曝光有效信号。