[发明专利]一种用于CMOS图像传感器中的中高速数据传输读出电路及读出通道

说明书

本发明涉及一种用于CMOS图像传感器中的高速数据读出电路，该电路用于对感光面阵输出的电压进行采样保持、AD转换、高速接口输出，适用于采用列级ADC的高帧速率CMOS图像传感器。所述高速数据传输电路连接在每列像素之后，由采样保持电路、列ADC电路、列LVDS输出电路组成。电路将每列像素输出的复位信号、光生信号通过流水线采样保持电路、列ADC电路进行模数转换，再通过流水线式锁存保持电路输出到列LVDS电路，实现数据的高速传输。按照本发明的方法可以实现各种面阵的高速数据传输，并且具有较小的电路规模。

技术领域

本发明涉及CMOS图像传感器领域，特别时一种用于CMOS图像传感器中的中高速数据传输读出电路，适用于采用列级ADC电路结构，在保证AD转换精度的基础上有效提高数据传输速率。

背景技术

CMOS(互补金属氧化物半导体)图像传感器一般包括光敏像元阵列、行与列译码电路、读出电路等。光敏像元阵列将光信号转化为电信号，行/列译码电路完成对像元阵列中感兴趣区域像元的寻址，读出电路读出并处理被寻址的像元光生信号。

CMOS图像传感器有两种曝光方式：滚动曝光和全局曝光。4T滚动曝光像元可以通过相关双采样来降低噪声，但每行曝光不同时，在全画幅高速拍摄图像时，曝光的非同时性会引起图像失真与变形；5T结构像元可以实现全局同时曝光，在保证信号数模转换精度的同时，优化读出电路结构和时序可进一步提高图像传感器的帧频。

在CMOS图像传感器中，ADC的集成方式主要有三种架构：芯片级、像素级和列并行级。芯片级ADC将核心器件与单个ADC模块集成在一块芯片上，此结构在面积占用小、像素填充因子较高，但功耗高且非并行处理，对ADC 转换速度要求很高。像素级ADC即每个像素或几个像素共用一个ADC，采样完全并行的工作方式，信噪比高、ADC速度要求低、功耗小，但其填充因子低，且暗电流和像素间串扰影响大。列级ADC即像素阵列中每列像素共用一个ADC，像素阵列逐行读取，这一行像素通过每个列ADC并行工作进行模数转换，然后再串行逐个传输到接口输出。列级ADC是对芯片级ADC和像素级 ADC的折衷，设计难度低且扩展性强，可以适应大阵列高速数据传输的需求。

发明内容

本发明解决的技术问题：克服现有技术的不足，提供了一种用于CMOS图像传感器中的中高速数据传输读出电路，对像素阵列输出电压信号进行放大、采样保持、模数转换、接口输出，能在保证数据精度的情况下，提高数据传输速率，从而提高CMOS图像传感器的帧频。

本发明的技术解决方案是：

提供一种用于CMOS图像传感器中的中高速数据传输读出电路，CMOS 图像传感器共Q列，高速数据传输电路包括Q/N个传输通道，每个传输通道包括N个列读出电路和N路选通模块，每个列读出电路包括可编程增益放大电路、采样保持电路、列模数转换电路其中：

可编程增益放大电路接收外部输入的参考电压和对应列图像传感器的像素单元输出的信号，像素单元输出的信号为光生信号Vsig时，输出信号 VREF_AFE＝Vref1；当信号像素单元输出的信号为复位信号Vres时输出 VSIG_AFE＝Vref1+K*(Vsig–Vres)；

采样保持电路采集可编程增益放大电路输出的信号，并将VREF_AFE和 VSIG_AFE分别保持输出；

列模数转换电路将采样保持电路输出的信号进行处理后获得K*(Vsig– Vres)，转换成时钟信号，驱动计数器进行计数获得曝光有效信号；

N路选通模块使能N个列读出电路中的一列，输出曝光有效信号。

提供一种用于CMOS图像传感器中的中高速数据传输读出通道，包括N 个列读出电路和N路选通模块，每个列读出电路包括可编程增益放大电路、采样保持电路、列模数转换电路其中：