[发明专利]RF-LDMOS短栅低方阻值栅硅化物的形成方法在审
申请号: | 201711317527.7 | 申请日: | 2017-12-12 |
公开(公告)号: | CN108010836A | 公开(公告)日: | 2018-05-08 |
发明(设计)人: | 张卫平;张复才;陈强 | 申请(专利权)人: | 江苏博普电子科技有限责任公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28 |
代理公司: | 南京纵横知识产权代理有限公司 32224 | 代理人: | 董建林 |
地址: | 214131 江苏省无锡*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种RF‑LDMOS短栅低方阻值栅硅化物的形成方法,使用硅化物低阻栅、增加隔离等工艺技术以及优化单元器件结构及多子管并联方式,最终设计成低寄生效应的大栅宽LDMOS高功率密度版图。在0.25微米栅长的栅条上,经过金属和硅的物理‑化学反应形成的化合态,使其导电特性介于金属和硅之间,从而大大减少多晶栅的连接电阻。其工艺制作概括为:主要措施是利用Spacer技术,使得在多晶硅栅上打开硅化物形成窗口成为可能,然后是利用二步快速热退火法,形成栅硅化物,将栅方块电阻降低到设计值每方块0.5欧姆左右,对于提高器件的特征频率有积极的意义。 | ||
搜索关键词: | rf ldmos 短栅低方 阻值 栅硅化物 形成 方法 | ||
【主权项】:
1.一种RF-LDMOS短栅低方阻值栅硅化物的形成方法,其特征在于:所述方法使用硅化物低阻栅、增加隔离工艺技术以及优化单元器件结构及多子管并联方式,最终设计成低寄生效应的大栅宽LDMOS高功率密度版图;所述方法包括如下步骤:(1)采用原位掺杂多晶硅的方式进行多晶硅栅的淀积;(2)进行多晶硅的光刻与刻蚀;(3)利用Spacer技术,在多晶硅栅上打开硅化物形成窗口,制作侧墙spacer;(4)在多晶硅上淀积一定厚度的的金属钴;(5)进行第一次快速退火,使得金属钴与硅进行反应,形成硅化钴CoSi;(6)湿法刻蚀使用混合液清除氧化层上不需要的钴淀积层;(7)采用原位掺杂多晶硅的方式进行多晶硅栅的淀积200-250纳米;(8)进行第二次快速退火,使得硅化钴CoSi与硅进一步进行反应,形成二硅化钴CoSi2。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏博普电子科技有限责任公司,未经江苏博普电子科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711317527.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种肠浒苔护肤肥皂及其制备方法
- 下一篇:基于大数据分析炫轮的显示方法和装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造