[发明专利]沟槽型双层栅MOS介质层的工艺方法在审
| 申请号： | 201710695143.2 | 申请日： | 2017-08-15 |
| 公开（公告）号： | CN107492486A | 公开（公告）日： | 2017-12-19 |
| 发明（设计）人： | 陈晨 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海浦一知识产权代理有限公司31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种优化沟槽型双层栅MOS介质层结构的方法,包含第1步，在硅衬底上刻蚀形成沟槽，在沟槽内部生长介质层，并在沟槽内第一次填充满多晶硅，对多晶硅及介质层进行回刻，空出沟槽的上半部分；第2步，进行热氧化形成热氧化层及高密度等离子氧化膜的淀积；再进行第二次多晶硅淀积以填充满沟槽，然后进行多晶硅的回刻；第3步，对热氧化层进行回刻；进行基极及源极注入；形成层间膜；刻蚀接触孔并淀积金属；淀积钝化层。本发明优化了介质层的膜质结构，即通过热氧与高密度等离子氧化膜的组合，增加介质层的厚度，使构成栅极的多晶硅与构成源极的多晶硅之间的距离变大，改善栅/源漏电的同时，解决了构成栅极的多晶硅底部的薄弱区的问题。 | ||
| 搜索关键词： | 沟槽 双层 mos 介质 工艺 方法 | ||
【主权项】：
一种沟槽型双层栅MOS介质层的工艺方法，其特征在于：包含：第1步，在硅衬底上刻蚀形成沟槽，在沟槽内部生长介质层，并在沟槽内第一次填充满多晶硅，对多晶硅及介质层进行回刻，空出沟槽的上半部分；第2步，进行热氧化形成热氧化层及高密度等离子氧化膜的淀积；再进行第二次多晶硅淀积以填充满沟槽，然后进行多晶硅的回刻；第3步，对热氧化层进行回刻；进行基极及源极注入；形成层间膜；刻蚀接触孔并淀积金属；淀积钝化层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710695143.2/，转载请声明来源钻瓜专利网。
- 上一篇：SAB层图形结构的制造方法
- 下一篇：一种减少扩散面刻蚀线的工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
