[发明专利]只读存储器有效
| 申请号： | 201710654873.8 | 申请日： | 2017-08-03 |
| 公开（公告）号： | CN109390021B | 公开（公告）日： | 2022-05-03 |
| 发明（设计）人： | 吕鑫邦;许齐修;郑仲皓;莫亚楠;蔡忠政 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | G11C17/12 | 分类号： | G11C17/12 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种只读存储器，其结构包含多条往第一方向延伸的位线、多条与该位线平行的来源线、以及多条往与第一方向垂直的第二方向延伸的字符线，其中每两个存储器单元共用一个主动区域并经由一共同的来源线接触结构电耦接至其中一来源线。 | ||
| 搜索关键词： | 只读存储器 | ||
【主权项】：
1.一种只读存储器，包含：多条往第一方向延伸的位线；多条与该多条位线平行的来源线；以及多条往与该第一方向垂直的第二方向延伸的字符线；其中每两个存储器单元共用一个主动区域，并经由一共同来源线接触结构电耦接至其中一该多条来源线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710654873.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储器装置及其控制方法
- 下一篇：修复器件以及包括修复器件的半导体器件
- 同类专利
- ROM存储单元及ROM存储单元存储信息的读取方法-202111528811.5
- 刘进;黄瑞锋;赵慧 - 成都海光微电子技术有限公司
- 2021-12-14 - 2023-06-16 - G11C17/12
- 本申请的实施例公开了一种ROM存储单元及ROM存储单元存储信息的读取方法，涉及存储技术领域，为能够提高ROM存储单元的存储密度而发明。所述ROM存储单元，包括：第一晶体管和2
- 用于提供只读存储器单元阵列的系统和方法-202180059148.0
- P·辛格;B·杜加尔 - 高通股份有限公司
- 2021-07-22 - 2023-06-02 - G11C17/12
- 一种只读存储器(ROM)单元阵列，包括：第一晶体管，耦合到第一字线；第二晶体管，耦合到第二字线；以及第三晶体管，设置在所述第一晶体管和所述第二晶体管之间，该第三晶体管具有永久耦合到电源轨的第一栅极端子。
- 用于物理不可克隆功能安全的OTP存储器单元-201810925283.9
- L·王 - 美商新思科技有限公司
- 2018-08-14 - 2022-11-04 - G11C17/12
- 本文公开了用于物理不可克隆功能(PUF)安全的OTP存储器单元。OTP(一次性可编程)存储器单元的编程元件中的栅极氧化物击穿可以广泛地变化。OTP存储器单元阵列中编程的存储器单元的导电性的所得到的大的变化被用于PUF(物理不可克隆功能)。描述了一种从OTP存储器单元阵列获取PUF值的方法。
- 永久性数字感知器装置及其操作方法-202110355333.6
- 王立中 - 芯立嘉集成电路(杭州)有限公司
- 2021-04-01 - 2022-10-11 - G11C17/12
- 本发明提供一种永久性数字感知器装置及其操作方法，包括：一第一只读(ROM)存储器阵列，具有m行×n列个第一存储器元件，用以平行地比较一个n位输入符号以及m个n位内容符号，其中所述m个n位内容符号硬布线于所述m行的第一存储器元件之中；一检测电路，根据m个指示信号，分别施加m个切换信号至一第二只读存储器阵列的m条字线；以及所述第二只读存储器阵列，具有m行×q列个第二存储器元件，其中m个q位回应符号分别硬布线于所述m行的第二存储器元件之中。本发明的永久性数字感知器装置是硬布线的数字内存储处理器，无法再被重新规划，类似于生物硬布线大脑的直觉功能，无法经由训练和学习改造其神经形态架构。
- 只读存储器-201710654873.8
- 吕鑫邦;许齐修;郑仲皓;莫亚楠;蔡忠政 - 联华电子股份有限公司
- 2017-08-03 - 2022-05-03 - G11C17/12
- 本发明公开了一种只读存储器，其结构包含多条往第一方向延伸的位线、多条与该位线平行的来源线、以及多条往与第一方向垂直的第二方向延伸的字符线，其中每两个存储器单元共用一个主动区域并经由一共同的来源线接触结构电耦接至其中一来源线。
- 只读存储器电路及其设计方法、只读存储器及电子设备-202010882767.7
- 赵慧;黄瑞锋 - 海光信息技术股份有限公司
- 2020-08-27 - 2021-07-06 - G11C17/12
- 本申请涉及一种只读存储器电路及其设计方法、只读存储器及电子设备，属于存储技术领域。该只读存储器电路设计方法包括：根据待存储的M行代码的重复情况设计单元阵列的行数，使得单元阵列的行数与M行代码去除重复代码后的行数N相同，其中M行代码中每一行代码对应一个唯一的读地址；根据M行代码的重复情况设计读字线驱动电路中的逻辑电路，使得读取相同代码的不同读地址对应的预译码信号均连接至同一个逻辑电路，并最终仅输出一个指向存储该相同代码的同一行单元阵列的读字线信号，从而使得读字线驱动电路仅包含N路逻辑电路。本申请实施例中，根据代码的重复性来精简电路，去掉冗余的电路，从而减小电路面积与功耗。
- ROM阵列及其版图结构-201810135451.4
- 于跃;郑坚斌 - 展讯通信（上海）有限公司
- 2018-02-09 - 2021-05-25 - G11C17/12
- 本发明提供一种ROM阵列及其版图结构。所述ROM阵列被配置为包括多种不同阈值的ROM单元，以使每个ROM单元在编程时被配置为存储多个比特的信息。本发明能够提高ROM单元的存储密度，减小单比特信息的存储面积。
- 多阈值OTP存储器单元以及控制方法-201910171625.7
- 李弦;贾宬;王少龙;王志刚 - 珠海创飞芯科技有限公司
- 2019-03-07 - 2021-02-23 - G11C17/12
- 本发明公开了一种多阈值OTP存储器单元以及控制方法，所述多阈值OTP存储器单元包括：多个与所述厚栅氧高压选择器件互联的薄栅氧低压存储器件；其中，所述厚栅氧高压选择器件至少基于编程电流控制所述薄栅氧低压存储器件的击穿个数，从而使得OTP存储器单元实现多阈值存储。
- 一种掩膜存储器的读出结构-201910279276.0
- 居水荣 - 江苏东海半导体科技有限公司
- 2019-04-09 - 2021-01-01 - G11C17/12
- 本发明涉及一种掩膜存储器的读出结构，通过采用合理的电路结构，使得在2.2～5V这一ROM工作电源电压范围内，到达存储阵列中相邻BN+的电压都不超过1V，并且该电压与ROM加工工艺、ROM的版图布局等因素都没有关系，确保存储阵列中的N管不会被穿通。本发明的掩膜存储器的读出结构读取数据时，读取安全、准确、速度快且功耗低。
- ROM存储单元、存储阵列、存储器及读取方法-201410235563.9
- 王林 - 展讯通信（上海）有限公司
- 2014-05-29 - 2020-05-05 - G11C17/12
- 本发明涉及ROM存储单元、存储阵列、存储器及读取方法。所述ROM存储单元至少可由CG‑FinFET晶体管和/或IG‑FinFET晶体管构成。本发明能够提高ROM存储单元的信息存储密度。
- 单次可编程内存单元及编程内存数组的方法-201610627427.3
- 吴孟益;翁伟哲;陈信铭 - 力旺电子股份有限公司
- 2016-08-03 - 2020-04-03 - G11C17/12
- 本发明公开了一种单次可编程内存单元包括选择性闸极晶体管、跟随性闸极晶体管以及反熔丝变容器。选择性闸极晶体管包括第一闸极端、第一汲极端及第一源极端。跟随性闸极晶体管包括第二闸极端、第二汲极端及耦接于第一汲极端的第二源极端。反熔丝变容器包括第三闸极端、第三汲极端及耦接于第二汲极端的第三源极端。选择性闸极晶体管、跟随性闸极晶体管以及反熔丝变容器系形成于基层结构上。
- 一种只读存储单元和只读存储器-201410432630.6
- 于跃;王林;黄瑞锋;吴守道 - 展讯通信（上海）有限公司
- 2014-08-29 - 2019-09-27 - G11C17/12
- 一种只读存储单元和只读存储器，所述只读存储单元包括：晶体管、字线、第一位线、第二位线和差分灵敏放大器，所述字线与所述晶体管的栅端连接，所述晶体管的漏端根据所述只读存储单元中存储的信息，与所述第一位线或者所述第二位线连接，且所述第一位线和所述第二位线还分别与所述差分灵敏放大器的正向输入端和反向输入端连接。上述的方案可以提高只读存储单元的读取速度，且减小只读存储单元所占用的面积。
- 具有高速低电压双位存储器的1T紧凑型ROM单元-201510612948.7
- 拉雅·科利;帕特里克·冯德斯蒂哥;杰瓦兰特·库马尔·米什拉;潘卡吉·阿加瓦尔 - 恩智浦有限公司
- 2015-09-23 - 2019-09-10 - G11C17/12
- 本发明公开了一种ROM存储器件，包括多个行和列的存储单元，每个存储单元包括位线对和用于在其中存储两位数据的晶体管；以及布置在位线对的相邻对之间的虚拟接地线，其中所述位线对和虚拟接地线用于读取在存储单元中存储的数据。
- 半导体存储器-201510736102.4
- 王麒云 - 联发科技股份有限公司
- 2015-11-03 - 2019-05-10 - G11C17/12
- 本发明提供一种半导体存储器。其包含：第一切换晶体管，其中第一切换晶体管包含第一端，第二端及第三端，且该第一切换晶体管的第二端耦接至第一字线；第一差分位线对，包含非翻转位线以及翻转位线，其中该第一差分位线对的非翻转位线与该第一差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第一端，以储存第一信息；以及第二差分位线对，包含非翻转位线以及翻转位线，其中该第二差分位线对的非翻转位线与该第二差分位线对的翻转位线互不相交地耦接至该第一切换晶体管的第三端，以储存第二信息。本发明所公开的半导体存储器能够高速探测且节省面积。
- 存储单元及其构成的存储阵列和OTP-201810840550.2
- 龚政;金建明;顾明;权力 - 上海华力集成电路制造有限公司
- 2018-07-27 - 2018-12-25 - G11C17/12
- 本发明公开了一种存储单元，该存储单元由一个NMOS组成；编程模式，该NMOS漏极接0V电压，NMOS栅极连接预设电压；读取模式，该NMOS漏极连接0V电压，NMOS栅极接电路电压。本发明还公开了一种由上述存储单元组成的存储阵列。本发明还公开了一种OTP，包括：供电电路连接行地址译码电路，存储单元阵列分别连接行地址译码电路、列地址译码电路和高速电流型放大电路；供电电路连接编程使能信号端，行地址译码电路连接读信号端，高速电流型放大电路连接该只读存储器输出端。本发明的存储阵列能节省了50％的阵列面积和33.3％的绕线复杂度。本发明的OTP即能减小版图面积又能增大设计余量。
- 基于串联晶体管型的改进的差分架构OTP存储单元及存储器-201810258795.4
- 张立军;吴澄;王子欧;鲁征浩;陈泽翔;李有忠;刘金陈 - 苏州大学
- 2018-03-27 - 2018-09-11 - G11C17/12
- 本发明公开了一种基于串联晶体管型的改进的差分架构OTP存储单元及存储器，包括呈差分对称结构的第一、第二两管串联型OTP存储单元，第一两管串联型OTP存储单元包括串联的PMOS晶体管MP1和PMOS晶体管MP2，第二两管串联型OTP存储单元包括串联的PMOS晶体管MP3和PMOS晶体管MP4，第一两管串联型OTP存储单元和第二两管串联型OTP存储单元上接源线SL控制电路模块，下接位线BL控制电路模块和灵敏放大电路模块；还包括一跨接在两根字线的公共端以及两根源线的公共端之间的NBTI恢复电路。本发明不仅能够避免采用基准电路带来的不匹配问题，极大地提高读取的稳定性，还能有效改善NBTI效应的影响，极大地增加存储单元的可靠性及存储寿命。
- 用于ROM单元的器件-201310000990.4
- 廖忠志 - 台湾积体电路制造股份有限公司
- 2013-01-04 - 2013-09-25 - G11C17/12
- 本发明公开了一种ROM单元，所述ROM单元包括：形成在存储单元中的晶体管的第一有源区上的第一第一层接触件，形成在第一第一层接触件上的第一第二层接触件，其中第一第二层接触件以第一方向相对于第一第一层接触件偏移。该ROM单元还包括形成在所述存储单元的晶体管的第二有源区上的第二第一层接触件，其中第二第一层接触件与第一第一层接触对准，以及第二第二层接触件形成在第二第一层接触件上，其中第二第二层接触件以第二方向相对于第二第一层接触件偏移，以及其中所述第一方向与所述第二方向相反。本发明还公开了用于ROM单元的器件。
- 一种快速OTP存储数据的写入与读取电路-201310086636.8
- 韩红娟;江猛;严秀萍;曹春鹏 - 苏州华芯微电子股份有限公司
- 2013-03-18 - 2013-09-11 - G11C17/12
- 本发明公开了一种快速OTP存储数据的写入与读取电路，它包括OTP单元数据输入输出端、写入电路和读取电路，所述OTP单元数据输入输出端分别与写入电路和读取电路连接。本发明型结构简洁，烧写稳定，读取速度快，又能保证OTP工作寿命。
- 一种ROM存储器及其版图-201320030505.3
- 于跃;郑坚斌 - 苏州兆芯半导体科技有限公司
- 2013-01-21 - 2013-08-07 - G11C17/12
- 本实用新型公开一种ROM存储器，包括：至少一个MOS管、位线和字线，其中，每个MOS管对应着至少两条位线，而两条或两条以上的位线与MOS管的连接状态可以使MOS管存储两种以上的状态信息。即在ROM存储器面积一定的前提下，通过增加位线区的数目，可以使ROM存储器的一个MOS管可编程的信息大于1比特，相应的降低了1比特信息的存储面积。
- 一种ROM存储器及其版图-201310021444.9
- 于跃;郑坚斌 - 苏州兆芯半导体科技有限公司
- 2013-01-21 - 2013-05-08 - G11C17/12
- 本发明公开一种ROM存储器及其版图，该ROM存储器包括：至少一个MOS管、位线和字线，其中，每个MOS管对应着至少两条位线，而两条或两条以上的位线与MOS管的连接状态可以使MOS管存储两种以上的状态信息。即在ROM存储器面积一定的前提下，通过增加位线区的数目，可以使ROM存储器的一个MOS管可编程的信息大于1比特，相应的降低了1比特信息的存储面积。
- 集成电路内码字的安全存储-200880103154.6
- 马塞尔·佩尔戈姆;马尔腾·韦尔特雷格特;汉斯·保罗·图因侯特 - NXP股份有限公司
- 2008-08-13 - 2010-07-14 - G11C17/12
- 本发明公开了一种用于安全存储码字的集成电路(10)。码字的值依赖于集成电路的至少一个晶体管(TRA、TRB、TRC)的迁移率(μA、μB、μC)。本发明还公开了一种读取装置(15)、一种用于确定来自集成电路(10)的码字的值的方法、以及一种改变码字的值的方法。
- 改进的三维只读存储器-200810183943.7
- 张国飙 - 张国飙
- 2002-09-30 - 2009-08-26 - G11C17/12
- 本发明提出一种改进的三维只读存储器，其地址选择线含有一低掺杂层和一高导电层，该低掺杂层位于该地址选择线底部，该高导电层位于该低掺杂层上方；和一倒U形连接，该倒U形连接从上方和/或侧面与所述高导电层实现欧姆电接触。
- 多比特ROM存储器-200810089314.8
- 奥里佛·蒙特福特;塞巴斯蒂安·高伯特;菲利普·贝利亚德 - 道芬综合公司
- 2008-04-11 - 2008-10-15 - G11C17/12
- 本发明涉及一种ROM，包括一组按行和列排布的存储点，每一个存储点能够保存两比特数据并包括单开关(T1至T4)，该开关可控制地将所述开关的第一和第二端子连接在一起，所述第一和第二端子中每一个都被连接到第一、第二和第三导线(A、B和C)中的一根线上，其中所述开关经由所述第一和第二端子连接在所述第一和第二根线之间以编码第一数据值，连在所述第一和第三根线之间以编码第二数据值，连在所述第二和第三根线之间以编码第三数据值，并且所述第一和第二端子都被连接到所述第一、第二和第三根线中同一根线上以编码第四数据值。
- 采用门电路击穿现象的3.5晶体管非逸失性存储单元-200610142513.1
- 约翰·M·凯兰汉;海曼苏·T·弗恩肯;迈克尔·D·凡斯尔;格伦·A·罗森达尔;哈利·S·伦;刘仲尚 - 克劳帕斯科技有限公司
- 2006-10-18 - 2007-06-20 - G11C17/12
- 本发明提供了一种用于形成在存储器阵列中的可编程存储单元，该存储器阵列设有列位线与行字线。该存储单元包括一击穿晶体管，该击穿晶体管的门电路连接到一编程字线，以及一写晶体管，该写晶体管在一感测节点与击穿晶体管串联。该写晶体管的门电路连接到一写字线。进一步地，一第一感测晶体管的门电路连接到感测节点。一第二感测晶体管与第一感测晶体管串联，该第二感测晶体管的门电路连接到一读字线，该第二感测晶体管的源极连接到一列位线。
- 改进的三维存储器-200610153561.0
- 张国飙 - 张国飙
- 2002-09-30 - 2007-05-23 - G11C17/12
- 本发明提出一种基于nF开口的三维掩膜编程存储器(3D－MPROM)，其信息开口的尺寸大于其地址线的线宽。由于使用具有较低成本的nF开口掩模版来定义其所存的数据，该3D－MPROM成本较低。本发明还提出一种改进的3D－MPROM，它的至少部分地址线由掺杂的半导体材料构成，且不含金属膜、合金膜或金属化合物膜。该3D－MPROM具有较好的可制造性。
- 精确记忆读取操作用的选择电路-200480003827.2
- B·Q·李;M·埃彻特;L·克里夫兰;P－L·陈 - 先进微装置公司
- 2004-01-08 - 2006-08-30 - G11C17/12
- 本发明揭示一种于内存读取操作期间感测目标内存单元(305)的电流的选择电路。依照一个实施例，选择电路包括连接到感测电路(360)的感测电路选择器(364)和连接到地(365)的接地选择器(362)。接地选择器(362)连接目标内存单元(305)的第一位线(316)至地，而感测电路选择器(364)连接目标内存单元(305)的第二位线(321)至感测电路(360)。感测电路选择器(364)也连接第一邻接的内存单元(355)的第三位线(341)至感测电路(360)。该第一邻接的内存单元(355)与该目标内存单元(305)共享该第二位线(321)。
- 专利分类
