[发明专利]占空比校准电路和射频终端

摘要

一种占空比校准电路和射频终端，占空比校准电路包括：可控延迟链、鉴频鉴相器和占空比检测模块；可控延迟链适于对输入时钟信号提供第一和第二延迟，以得到第一和第二延迟时钟信号，第二延迟受延迟链控制字的控制且大于等于第一延迟，可控延迟链还适于根据延迟链控制字分别将第一和第二延迟时钟信号传输至鉴频鉴相器的上升沿端口和下降沿端口，或者，分别将第一和第二延迟时钟信号传输至鉴频鉴相器的下降沿端口和上升沿端口；鉴频鉴相器的输出端产生输出时钟信号；占空比检测模块适于检测输出时钟信号的占空比，以得到检测结果，延迟链控制字是根据检测结果确定的。采用本发明技术方案可以降低电路面积，提高占空比校准流程的鲁棒性。

主权项

1.一种占空比校准电路，其特征在于，包括：可控延迟链、鉴频鉴相器和占空比检测模块；其中，所述可控延迟链接入输入时钟信号，适于对所述输入时钟信号提供第一延迟和第二延迟，以分别得到第一延迟时钟信号和第二延迟时钟信号，所述第二延迟受延迟链控制字的控制且大于等于所述第一延迟，所述可控延迟链还适于根据所述延迟链控制字将所述第一延迟时钟信号传输至所述鉴频鉴相器的上升沿端口，将第二延迟时钟信号传输至所述鉴频鉴相器的下降沿端口，或者，将所述第二延迟时钟信号传输至所述鉴频鉴相器的上升沿端口，将第一延迟时钟信号传输至所述鉴频鉴相器的下降沿端口；所述鉴频鉴相器的输出端产生输出时钟信号；所述占空比检测模块适于检测所述输出时钟信号的占空比，以得到检测结果，其中，所述延迟链控制字是根据所述检测结果确定的。