[发明专利]可扩展的自适应N×N通道数据通信系统

摘要

本发明公开了一种可扩展的自适应N×N通道数据通信系统。其微控制器在由GPS接收机提供的PPS信号的触发下开始工作，数据收发通道中的PLL产生时钟电路被数据中的时间信息触发，产生不同频率的时钟信号，一部分用来驱动数据读写控制模块控制收发通道对数据的读写操作，一部分通过多路选通器驱动收发通道模块中的各器件工作。收发通道拥有N个收发通道的前端与外界元器件连接时使用N位并行数据总线，在后端则能连接N个元器件进行容量的扩展。本发明利用FPGA实现通道扩展，使数据采集精度和传输速率大幅提高，既能提高传输时的数据带宽，也能提高系统的负载能力，FPGA可现场编程的特性能实现系统的远程维护和升级。

主权项

一种可扩展的自适应N×N通道数据通信系统，其特征在于可扩展的自适应N×N通道数据通信系统包括获取数据模块和FPGA逻辑；获取数据模块由主控制器模块和GPS接收机构成；其中主控制器模块由微控制器、计时器和存储器组成；FPGA逻辑由时钟模块、数据读写控制模块、收发通道模块和数据存储模块构成；其中收发通道模块包括接收通道模块和发送通道模块，拥有N个收发通道的前端与外界元器件连接时使用N位并行数据总线，在后端则可连接N个元器件进行容量的扩展；发送通道模块的任务是将并行数据转换为串行数据，以提高数据速率进行传输，接收通道模块的任务与发送通道模块相反，且比发送通道模块复杂，它含有更多子模块，而且更复杂；获取数据模块与收发通道模块相连接，其中收发通道模块有上、下两个时钟模块，提供必要的高速和低速时钟来驱动收发通道工作；所获取数据模块工作流程：（1）GPS接收机用于提供秒脉冲信号，用于启动微控制器工作；（2）微控制器作为本测量系统的控制中心，在秒脉冲信号的触发下开始工作，控制计时器开始计时，读取GPS接收机的位置信息，并把信息加上时间同步标签保存入存储器；（3）存储器中的数据以并行的方式进入收发通道，数据中的时间信息触发FPGA逻辑中的时钟模块工作，进而驱动FPGA逻辑中的其他模块工作；FPGA逻辑工作流程：（1） FPGA时钟模块中的锁相环回路产生时钟电路工作；（2）锁相环回路产生的时钟信号中包含的高速和低速时钟，一方面用来驱动数据读写控制模块工作，一方面触发收发通道模块工作；（3）数据读写控制模块控制收发通道对数据的读写操作，通过收发通道的数据进入串行总线，最终进入FPGA逻辑的数据存储器中；发送通道模块的工作流程是：（1） 发送通道中的物理编码子层层调节来自FPGA逻辑中数据存储器中的数据，将数据以并行数据形式传送；（2）发送通道中的物理介质连接子层接收来自物理编码子层的并行数据，将并行数据转化为串行数据输出；接收通道模块的工作流程是：（1） 接收通道的物理介质连接子层接收数据，并从到达数据中提取时钟，使用该时钟信号对到达的数据流进行采样，并将采样后的数据转换为并行数据进行传送；（2）接收通道的物理编码子层接收来自物理介质连接子层的并行数据，定位数据的字边界，对数据进行解码和解扰，使其恢复到最初状态，补偿发送通道和接收通道时钟域之间的相位差，最终将数据传送给FPGA逻辑中的数据存储器中；所述可扩展的自适应N×N通道数据通信系统的工作步骤为：（1） 收发通道模块中的锁相环回路受到数据模块中的时钟信号触发产生驱动收发通道模块工作所需要的时钟，发送通道物理编码子层的器件收到锁相环回路产生的时钟信号后开始工作；（2） 发送通道物理编码子层读取并调节来自FPGA逻辑中数据存储器中的数据信息，将并行数据转换为串行数据，送入发送通道物理介质连接子层中；（3） 发送通道物理介质连接子层对接收到的数据进行串化操作，进而对串行数据进行传输，传送至数据传输端口；（4）接收时，接收通道模块物理介质连接子层通过接收器缓冲、时钟和数据恢复单元以及解串器，完成对接收到的数据操作，进而送入接收通道物理编码子层中；（5） 接收通道物理编码子层对数据信息进一步处理：包括字对齐、去偏移、速率补偿、解码、解串、字节排序等操作，从而将数据写入FPGA逻辑的存储器模块中；所述N×N，其中N≧8 ；所述FPGA为Field Programmable Gate Arrays即现场可编程门阵列。