[发明专利]延迟锁定环电路、集成电路和用于控制它的方法有效
| 申请号： | 201710173186.4 | 申请日： | 2017-03-22 |
| 公开（公告）号： | CN107733428B | 公开（公告）日： | 2022-03-04 |
| 发明（设计）人： | 蔡官烨;李信泳;李炯权 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H03L7/081 | 分类号： | H03L7/081 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 张川绪;王兆赓 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种延迟锁定环(DLL)电路、集成电路(IC)和用于控制它的方法。DLL电路包括：预处理电路，被配置为基于输入的时钟信号产生第一脉冲信号和第二脉冲信号，第一脉冲信号和第二脉冲信号具有时钟信号的一个时钟周期的s/2(其中，s为正整数)倍的相位差；延迟线，被配置为通过将第一脉冲信号延迟与选择值相应的延迟量来产生延迟信号；相位检测器，被配置为检测延迟信号与第二脉冲信号之间的相位差；控制逻辑，被配置为基于由相位检测器检测到的延迟信号与第二脉冲信号之间的相位差来调节选择值，以便将延迟信号与第二脉冲信号同步。 | ||
| 搜索关键词： | 延迟 锁定 电路 集成电路 用于 控制 方法 | ||
【主权项】：
一种延迟锁定环(DLL)电路，包括：预处理电路，被配置为基于输入的时钟信号产生第一脉冲信号和第二脉冲信号，第一脉冲信号和第二脉冲信号具有时钟信号的一个时钟周期的s/2倍的第一相位差，其中，s为正整数；延迟线，被配置为接收第一脉冲信号，并通过将第一脉冲信号延迟与选择值相应的延迟量来产生延迟信号；相位检测器，被配置为接收延迟信号和第二脉冲信号，并检测延迟信号与第二脉冲信号之间的第二相位差；控制逻辑，被配置为基于由相位检测器检测到的第二相位差来调节选择值，以便将延迟信号与第二脉冲信号同步。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710173186.4/，转载请声明来源钻瓜专利网。
- 上一篇：线圈组件
- 下一篇：资源分配和确定的方法及装置
