[发明专利]可重构处理器及可重构处理器的时序控制方法

摘要

本发明提出一种可重构处理器及可重构处理器的时序控制方法。该可重构处理器包括可重构单元阵列RCA和控制单元，RCA包括多个可重构单元RC；控制单元，用于生成并向RCA发送时序控制信息；RCA，用于根据时序控制信息执行运算任务，RCA中的RC接收到时序控制信息时开始执行运算，并在运算完毕后，依据预设顺序，在RCA内将时序控制信息传递至下一级RC；当RCA完成时序控制信息对应的运算任务时，销毁时序控制信息，运算任务包括接收到时序控制信息的各级RC所执行的运算。本发明实施例提高了RCA的运算效率，进而优化了处理器的性能。

主权项

1.一种可重构处理器，其特征在于，所述可重构处理器包括可重构单元阵列RCA和控制单元，所述RCA包括多个可重构单元RC，所述控制单元包括可重构配置管理器RCM和可重构调度管理器RSM；所述RCM，用于解析配置信息，并将解析结果发送至所述RCA，以配置RCA中的至少一部分RC的运算功能；所述RSM，用于从所述RCM接收配置信息，根据所述配置信息生成时序控制信息，并向所述RCA发送所述时序控制信息，其中所述时序控制信息包括令牌；所述RCA，用于根据所述时序控制信息执行运算任务，所述RCA中的RC接收到所述时序控制信息时开始执行运算，并在运算完毕后，依据预设顺序，在所述RCA内将所述时序控制信息传递至下一级RC；当所述RCA完成所述时序控制信息对应的运算任务时，销毁所述时序控制信息，所述运算任务包括接收到所述时序控制信息的各级RC所执行的运算。