[发明专利]像素阵列的驱动方法、驱动电路以及显示装置

摘要

本发明提供一种像素阵列的驱动方法，所述像素阵列包括多个实际像素单元，所述驱动方法包括：stp1、对输入图像进行放大处理，以获得中间图像；stp2、根据中间图像的中间理论像素单元的显示参数计算每个实际像素单元的显示参数；stp3、根据步骤stp2中计算获得的每个实际像素单元的显示参数生成实际图像信号，并分别输入至所述像素阵列的各个实际像素单元。本发明还提供一种驱动电路和一种显示装置。利用所述驱动方法驱动像素阵列时，可以在实现较高分辨率的同时减少需要传输的图片数据量，进而减少传输图片数据所需要的时间。

主权项

1.一种像素阵列的驱动方法，其特征在于，所述像素阵列包括多个实际像素单元，对于每一帧图像，所述驱动方法包括：stp1、对输入图像进行放大处理，以获得中间图像，其中，所述输入图像包括多个初始理论像素单元，所述中间图像包括为多个中间理论像素单元，所述中间图像的中间理论像素单元的数量与所述像素阵列中实际像素单元的数量匹配；stp2、根据中间图像的中间理论像素单元的显示参数计算每个实际像素单元的显示参数；stp3、根据步骤stp2中计算获得的每个实际像素单元的显示参数生成实际图像信号，并分别输入至所述像素阵列的各个实际像素单元，在stp1中对所述输入图像进行放大处理包括对所述输入图像进行纵向扩大两倍，每个所述初始理论像素单元的显示参数包括第一初始显示分量、第二初始显示分量和第三初始显示分量，每个中间理论像素单元包括第一中间显示分量、第二中间显示分量和第三中间显示分量，在步骤stp1中，当0＜n＜M‑1时，根据以下公式对所述输入图像进行放大处理：d_(2n‑1)i＝αD_ni+βD_(n+1)i；e_(2n‑1)i＝αE_ni+βE_(n+1)i；f_(2n‑1)i＝αF_ni+βF_(n+1)i；d_(2n)i＝ηD_ni+γD_(n+1)i；e_(2n)i＝ηE_ni+γE_(n+1)i；f_(2n)i＝ηF_ni+γF_(n+1)i；其中，d_(2n‑1)i为第(2n‑1)行第i列中间理论像素单元的第一中间显示分量的值；e_(2n‑1)i为第(2n‑1)行第i列中间理论像素单元的第二中间显示分量的值；f_(2n‑1)i为第(2n‑1)行第i列中间理论像素单元的第三中间显示分量的值；d_(2n)i为第2n行第i列中间理论像素单元的第一中间显示分量的值；e_(2n)i为第2n行第i列中间理论像素单元的第二中间显示分量的值；f_(2n)i为第2n行第i列中间理论像素单元的第三中间显示分量的值；D_(2n‑1)i为第2n‑1行第i列初始理论像素单元的第一初始显示分量的值；E_(2n‑1)i为第2n‑1行第i列初始理论像素单元的第二初始显示分量的值；F_(2n‑1)i为第2n‑1行第i列初始理论像素单元的第三初始显示分量的值；D_(2n)i为第2n行第i列初始理论像素单元的第一初始显示分量的值；E_(2n)i为第2n行第i列初始理论像素单元的第二初始显示分量的值；F_(2n)i为第2n行第i列初始理论像素单元的第三初始显示分量的值；α、β、η、γ均为调整系数，其中，α+β＝1，η+γ＝1，0≤α＜≤，0≤β≤1；0≤η≤1；0≤γ≤1；n为自然数；M为所述输入图像中初始理论像素单元的总行数。