[发明专利]用于处理SHA-2安全散列算法的方法和设备

摘要

本发明涉及用于处理SHA‑2安全散列算法的方法和设备。一种处理器包括指令解码器，用于接收第一指令以处理安全散列算法2(SHA‑2)散列算法，第一指令具有与存储SHA‑2状态的第一存储位置相关联的第一操作数以及与存储多个消息和轮常数相关联的第二存储位置相关联的第二操作数。处理器还包括耦合到所述指令解码器的执行单元，用于对所述第一操作数指定的SHA‑2状态和所述第二操作数指定的多个消息和轮常数执行SHA‑2散列算法的一次或多次迭代。

主权项

一种处理器，包括：多个64位通用寄存器；多个128位单指令多数据(SIMD)寄存器；数据高速缓存；指令高速缓存；二级(L2)高速缓存，其耦合到所述数据高速缓存并耦合到所述指令高速缓存；分支预测单元；指令转换后备缓冲器(TLB)，其耦合到所述指令高速缓存；指令获取单元；解码单元，其耦合到所述指令获取单元，所述解码单元用于解码指令，所述指令包括安全散列算法(SHA)256调度指令，所述SHA256调度指令具有第一字段以指定所述128位SIMD寄存器中的第一128位SIMD源寄存器，所述第一128位SIMD源寄存器用于存储第一操作数，所述第一操作数包括在位[31:0]中的第一32位数据元素，在位[63:32]中的第二32位数据元素，在位[95:64]中的第三32位数据元素，在位[127:96]中的第四32位数据元素，所述SHA256调度指令具有第二字段以指定所述128位SIMD寄存器中的第二128位SIMD源寄存器，所述第二操作数包括在位[31:0]中的第五32位数据元素，在位[63:32]中的第六32位数据元素，在位[95:64]中的第七32位数据元素，在位[127:96]中的第八32位数据元素；以及执行单元，其耦合到所述解码单元，并耦合到所述128位SIMD寄存器，所述执行单元用于执行所述SHA256调度指令并产生结果，所述结果将包括：在位[31:0]中的第一32位结果数据元素，其等于以下项的总和：a)所述第一操作数的第一32位数据元素，和b)一个值，其等于所述第二32位数据元素循环右移7位，并和循环右移18位的所述第二32位数据元素相异或，并和向右移位3位的所述第二32位数据元素相异或；在位[63:32]中的第二32位结果数据元素，其等于以下项的总和：a)所述第一操作数的第二32位数据元素，和b)一个值，其等于所述第三32位数据元素循环右移7位，并和循环右移18位的所述第三32位数据元素相异或，并和向右移位3位的所述第三32位数据元素相异或；在位[95:64]中的第三32位结果数据元素，其等于以下项的总和：a)所述第一操作数的第三32位数据元素，和b)一个值，其等于所述第四32位数据元素循环右移7位，并和循环右移18位的所述第四32位数据元素相异或，并和向右移位3位的所述第四32位数据元素相异或；在位[127:96]中的第四32位结果数据元素，其等于以下项的总和：a)所述第一操作数的第四32位数据元素，和b)一个值，其等于所述第五32位数据元素循环右移7位，并和循环右移18位的所述第五32位数据元素相异或，并和向右移位3位的所述第五32位数据元素相异或。