[发明专利]硬掩膜的自限性平坦化有效
| 申请号： | 201710061603.6 | 申请日： | 2017-01-26 |
| 公开（公告）号： | CN107039265B | 公开（公告）日： | 2023-07-04 |
| 发明（设计）人： | 杨邓良;朴俊洪 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/3105 | 分类号： | H01L21/3105;H01L21/311;H01L21/3065 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 李献忠;邱晓敏 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供硬掩膜的自限性平坦化。一种用于处理半导体衬底的方法包括：a)提供衬底叠层，所述衬底叠层包括第一层、以间隔关系布置在所述第一层上的多个芯和布置在所述第一层下方的一个或多个底层；b)在所述第一层和所述多个芯上沉积共形层；c)部分蚀刻所述共形层以产生与所述多个芯的侧壁相邻布置的间隔件，其中所述共形层的部分蚀刻使得所述间隔件的上部具有不对称轮廓；d)相对于所述间隔件和所述第一层选择性地蚀刻所述多个芯；e)在所述间隔件的侧壁上沉积聚合物膜；以及f)蚀刻所述间隔件的上部以去除所述不对称轮廓并平坦化所述间隔件的上部。 | ||
| 搜索关键词： | 硬掩膜 平坦 | ||
【主权项】：
一种用于处理半导体衬底的方法，其包括：a)提供衬底叠层，所述衬底叠层包括第一层、以间隔关系布置在所述第一层上的多个芯和布置在所述第一层下方的一个或多个底层；b)在所述第一层和所述多个芯上沉积共形层；c)部分蚀刻所述共形层以产生与所述多个芯的侧壁相邻布置的间隔件，其中所述共形层的所述部分蚀刻使得所述间隔件的上部具有不对称轮廓；d)相对于所述间隔件和所述第一层选择性地蚀刻所述多个芯；e)在所述间隔件的侧壁上沉积聚合物膜；和f)蚀刻所述间隔件的所述上部以去除所述不对称轮廓并平坦化所述间隔件的所述上部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710061603.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种防断裂抗起球双面摇粒绒面料
- 下一篇：一种编织横机的针织机构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
