[实用新型]双端口寄存器组和电子系统有效

专利信息
申请号: 201620652871.6 申请日: 2016-06-27
公开(公告)号: CN206097924U 公开(公告)日: 2017-04-12
发明(设计)人: A·沙布拉;K·迪加里 申请(专利权)人: 意法半导体国际有限公司
主分类号: G11C7/10 分类号: G11C7/10
代理公司: 北京市金杜律师事务所11256 代理人: 王茂华,董典红
地址: 荷兰阿*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 披露了双端口寄存器组和电子系统。该寄存器组可以用于在使用不同电压或频率运行的两个电源域之间传递数据。该寄存器组包括存储器单元,该存储器单元存储在这些域之间传递的数据。该存储器单元可以独立地供应有基准电压,该基准电压独立于存储器周围的基准电压。写入电源域根据其工作电压和频率将数据写入至该存储器单元,并且独立的读出电源域可以根据其独立的工作电压和频率从该存储器单元读出数据。该寄存器组促成在读出电源域与写入电源域之间的高效交叉。根据本公开的实施例,可以提供在多个隔离电源域之间提供高效数据传递的接口。
搜索关键词: 端口 寄存器 电子 系统
【主权项】:
一种电子系统,其特征在于,包括:多个隔离电源域,所述多个隔离电源域包括存储器单元电源域、写入电源域和读出电源域,其中:所述存储器单元电源域被配置成用于将基准电压供应至存储器单元基准电压节点;所述写入电源域被配置成用于将电压供应至第一写入域节点和第二写入域节点;并且所述读出电源域被配置成用于将电压供应至第一读出域节点、第二读出域节点和第三读出域节点并且感测在第四读出域节点处的电压;以及存储器单元,所述存储器单元包括第一反相器和第二反相器,所述存储器单元的第一节点电耦接至所述第二反相器的输入节点和所述第一反相器的输出节点,并且所述存储器单元的第二节点电耦接至所述第一反相器的输入节点和所述第二反相器的输出节点,所述第一反相器和所述第二反相器的电源供应节点电耦接至所述存储器单元基准电压节点;写入位线,所述写入位线电耦接至所述第一写入域节点或所述存储器单元电源域的所述基准电压;互补写入位线,所述互补写入位线电耦接至所述第二写入域节点或所述存储器单元电源域的所述基准电压;第一写入存取晶体管,所述第一写入存取晶体管具有电耦接至所述第一节点的源极、电耦接至所述写入位线的漏极以及电耦接至写入字线的栅极;第二写入存取晶体管,所述第二写入存取晶体管具有电耦接至所述第二节点的源极、电耦接至所述互补写入位线的漏极和电耦接至所述写入字线的栅极;读出字线,所述读出字线电耦接至所述第一读出域节点;读出位线,所述读出位线电耦接至所述第二读出域节点;读出端口,所述读出端口包括堆叠的第一读出晶体管和第二读出晶体管,所述第一读出晶体管具有电耦接至所述读出位线的源极、电耦接至所述第二读出晶体管的源极的漏极以及电耦接至所述读出字线的栅极,所述第二读出晶体管具有电耦接至接地的漏极以及电耦接至所述存储器单元的所述第二节点的栅极;以及感测晶体管,所述感测晶体管具有电耦接至所述第三读出域节点的栅极、电耦接至所述第四读出域节点的漏极以及电耦接至所述读出位线的源极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体国际有限公司,未经意法半导体国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201620652871.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top