[发明专利]一种基于忆阻器件的神经元电路

摘要

本发明公开了一种基于忆阻器件的神经元电路，本发明中，突触阵列的忆阻器选用部分易失性双极性电阻转变器件，表达神经元膜电位的忆阻器选用易失性电阻转变器件，构建神经元电路，并具有突触基本单元。该神经元电路能够实现生物神经元中的整合放电功能，表达出局部分级电位，突触具有部分易失性，可以表达活动时序相关的可塑性，与生物学上神经元与突触在信息存储、传递与处理方面有极大相似性。本发明可以为硬件模拟大脑神经网络结构提供基本单元，克服现有技术存在的神经元放电时间延迟，难以实现高密度集成等技术问题，能用于构造类大脑的信息处理系统，可并行快速处理大量信息在实现大脑的神经学计算网络中有极大应用价值。

主权项

1.一种基于忆阻器件的神经元电路，其特征在于，包括突触阵列、开关管(T)、加法器(OP1)、表达神经元膜电位的忆阻器、比较器(OP2)、Spike信号发生器；其中：所述突触阵列用于接受上一级神经元电路传来的动作电位，其包括若干个并列的部分易失性忆阻器，各忆阻器一端与上一级神经元电路的各个轴突相连，另一端汇接为一路，经开关(T)与加法器(OP1)输入端相连；所述加法器(OP1)用于整合突触阵列各输入端的动作电位，用于调节表达神经元膜电位的忆阻器的电阻，从而实现对神经元膜电位的模拟；所述表达神经元膜电位的忆阻器为完全易失性忆阻器，用于模拟神经元细胞膜的局部分级电位；其一端接所述加法器(OP1)的输出端，另一端分为两路，一路接分压电阻(RC)接地；另一路接比较器(OP2)，将获取的整合后动作电位分压后送至比较器(OP2)输入端；所述比较器(OP2)另一输入端接参比电压VR，用于比较分压电阻(RC)对地电压与参比电压VR大小；当分压电阻(RC)对地电压大于VR时，输出导通电平，否则输出截止电平；所述Spike信号发生器输入端与比较器(OP2)输出端相连，Spike信号发生器输出三路信号，一路与所述开关管(T)的控制极相连，用于控制开关管(T)的动作；第二路信号连突触阵列的汇接端，用于调节突触阵列的传输效能；第三路信号连下一级神经元电路，作为下一级神经元电路输入信号；平时比较器(OP2)输出截止电平时，Spike信号发生器停止工作，使开关管(T)导通；当比较器(OP2)输出导通电平时，Spike信号发生器输出一个关断信号，使开关管(T)断开。