[发明专利]标准单元库时序测试电路布局结构及布局方法有效
| 申请号： | 201611102754.3 | 申请日： | 2016-12-05 |
| 公开（公告）号： | CN106777614B | 公开（公告）日： | 2020-06-23 |
| 发明（设计）人： | 王宁;张坤;谢继龙;陈明明;陈加骏;许涛;唐小玉;贾宏志 | 申请（专利权）人： | 上海理工大学 |
| 主分类号： | G06F30/39 | 分类号： | G06F30/39 |
| 代理公司： | 上海申汇专利代理有限公司 31001 | 代理人： | 吴宝根 |
| 地址： | 200093 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种标准单元库时序测试电路布局结构及布局方法，由偶数个标准单元组成的时序测试电路，已存入标准单元库中的标准单元有固定的长和宽，整个时序测试电路中所有标准单元排成首尾相连左右上下均对称式S形环路结构。相比于简单长方形、正方形电路布局，解决了标准单元数目增加，测试环横向拉长问题，且测试环形状得到收敛，为顶层电路摆放提供便利，同时优化了布局设计、提高了布局空间的利用率，并随着标准单元数量的增加，优势会更加明显；相比于单边S形电路布局，解决了首尾标准单元间互连线过长问题，降低了互连线的影响，使得时序测试更加准确。结构优化算法结构与Cadence软件相结合的思想，方便布局布线，提高了工作效率。 | ||
| 搜索关键词： | 标准 单元 时序 测试 电路 布局 结构 方法 | ||
【主权项】：
一种标准单元库时序测试电路布局结构，其特征在于，由偶数个标准单元组成的时序测试电路，已存入标准单元库中的标准单元有固定长和宽，整个时序测试电路中所有标准单元排成首尾相连左右上下均对称式S形环路结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海理工大学，未经上海理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611102754.3/，转载请声明来源钻瓜专利网。
