[发明专利]标准单元库时序测试电路布局结构及布局方法

权利要求书

1.一种标准单元库时序测试电路布局结构的布局方法，其特征在于，由偶数个标准单元组成的时序测试电路，已存入标准单元库中的标准单元有固定长和宽，整个时序测试电路中所有标准单元排成首尾相连左右上下均对称式S形环路结构，首先设置实际电路版图允许的布局空间，设置布局空间的横向长度H1和纵向宽度H2，初始化横向和纵向标准单元的数目n、m，通过Cadence软件提取标准单元库中标准单元反相器参数，参数为反相器的长度l、宽度w；

然后进行起点坐标的设置，然后计算对称S形结构的总长度为L＝n×l和总宽度W＝m×w；

求取结构横向总长度与纵向总宽度差值的绝对值，即∣L-W∣，如果数值大于前一次计算的数值，则保留前一次数值；判断∣L-W∣是否小于0.1，如果小于0.1且满足L、W分别小于H1、H2， 则在结构中横向、纵向的标准单元数目为此次计算中的n、m，如∣L-W∣大于0.1或L、W分别大于L1、L2，则n、m分别加1后回到横向总长度与纵向总宽度的计算步骤上重新计算；

根据所得布局空间所得横向、纵向的标准单元数目，将标准单元首尾 相连排列在电路板上，根据需要设定输入点和输出点，输入输出点为任意两个紧挨着的点，输入点为流入的起点，输出点为流出的终点，既得所需时序测试电路。