[发明专利]一种可编程逻辑器件测试方法及设备在审
| 申请号： | 201611059872.0 | 申请日： | 2016-11-24 |
| 公开（公告）号： | CN106597250A | 公开（公告）日： | 2017-04-26 |
| 发明（设计）人： | 徐小龙;刘锐锐 | 申请（专利权）人： | 深圳市紫光同创电子有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 深圳鼎合诚知识产权代理有限公司44281 | 代理人： | 江婷 |
| 地址： | 518057 广东省深圳市南山区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可编程逻辑器件测试方法及设备，通过向包含有边界扫描链的待测PLD芯片中写入编程文件，再通过边界扫描链的输入端输入由位序列信号构成的激励信号对待测PLD芯片进行激励测试，将从边界扫描链的输出端获取的激励响应与激励信号对应的仿真响应进行比对得到测试结果，所以测试人员可以直接通过边界扫描链的输入端输入位序列信号(激励信号)便可实现对待测PLD芯片的测试，也即测试人员无需通过ATE设备为待测PLD芯片的输入引脚输入电流电压信号，因此测试人员无需使用ATE设备便能完成可编程逻辑器件的测试，大大减小了测试的成本。 | ||
| 搜索关键词： | 一种 可编程 逻辑 器件 测试 方法 设备 | ||
【主权项】：
一种可编程逻辑器件测试方法，其特征在于，包括：向待测PLD芯片写入编程文件，所述待测PLD芯片中包含设置于引脚与内核电路之间的边界扫描链，所述边界扫描链由与所述待测PLD芯片的各引脚一一对应的寄存器单元依次连接构成，所述边界扫描链一端从所述待测PLD芯片引出作为输入端，另一端从待测PLD芯片引出作为输出端；所述编程文件用于实现所述待测PLD芯片的电路连接；通过所述边界扫描链的输入端输入激励信号对所述待测PLD芯片进行激励测试，并从所述边界扫描链的输出端获取激励响应，所述激励信号为位序列信号；将所述激励响应与所述激励信号对应的仿真响应进行比对得到测试结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市紫光同创电子有限公司，未经深圳市紫光同创电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611059872.0/，转载请声明来源钻瓜专利网。
