[发明专利]一种可编程逻辑器件测试方法及设备

说明书

技术领域

本发明涉及可编程逻辑器件领域，尤其涉及一种可编程逻辑器件测试方法及设备。

背景技术

随着PLD(Programmable Logic Device，可编程逻辑器件)的集成度越来越高，可编程逻辑器件在各方面的应用也越来越多，因此需求也就越来越大，现有技术中对可编程逻辑器件进行测试时，往往需要为待测PLD芯片的每一个输入引脚输入用于测试的电流电压信号，然而现有技术中一般都是通过专门的ATE(Auto Test Equipment，自动测试)设备实现电流电压信号的输入，因此，对于可编程逻辑器件的测试而言，ATE设备是进行测试的必不可少的设备，但是ATE设备价格昂贵，一台ATE设备的价格往往是上百万，大大增加了测试的成本，因此如何通过低成本的测试方法实现对可编程逻辑器件的测试成为亟待解决的重要问题。

发明内容

本发明实施例提供的可编程逻辑器件测试方法及设备，主要解决的技术问题是：现有技术中当要对可编程逻辑器件进行测试时，只能通过ATE设备为每一个输入引脚输入用于测试的电流电压信号，导致测试成本较高的问题。

为解决上述技术问题，本发明实施例提供一种新的可编程逻辑器件测试方法，包括：

向待测PLD芯片写入编程文件，所述待测PLD芯片中包含设置于引脚与内核电路之间的边界扫描链，所述边界扫描链由与所述待测PLD芯片的各引脚一一对应的寄存器单元依次连接构成，所述边界扫描链一端从所述待测PLD芯片引出作为输入端，另一端从待测PLD芯片引出作为输出端；所述编程文件用于实现所述待测PLD芯片的电路连接；

通过所述边界扫描链的输入端输入激励信号对所述待测PLD芯片进行激励测试，并从所述边界扫描链的输出端获取激励响应，所述激励信号为位序列信号；

将所述激励响应与所述激励信号对应的仿真响应进行比对得到测试结果。

本发明实施例还提供一种可编程逻辑器件测试设备，包括：指令处理器和测试接口；

所述指令处理器用于通过所述测试接口向待测PLD芯片写入编程文件，所述待测PLD芯片中包含设置于引脚与内核电路之间的边界扫描链，所述边界扫描链由与所述待测PLD芯片的各引脚一一对应的寄存器单元依次连接构成，所述边界扫描链一端从所述待测PLD芯片引出作为输入端，另一端从待测PLD芯片引出作为输出端；所述指令处理器还用于通过所述测试接口向所述输入端输入由位序列信号构成的激励信号，并通过所述测试接口从所述输出端获取激励响应；所述指令处理器用于将通过所述测试接口得到的激励响应与所述激励信号对应的仿真响应进行比对得到测试结果。

本发明实施例还提供一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行前述的可编程逻辑器件测试方法。

本发明的有益效果是：

根据本发明实施例提供的可编程逻辑器件测试方法、设备以及计算机存储介质，通过向包含有边界扫描链的待测PLD芯片中写入编程文件，再通过边界扫描链的输入端输入由位序列信号构成的激励信号对待测PLD芯片进行激励测试，将从边界扫描链的输出端获取的激励响应与激励信号对应的仿真响应进行比对得到测试结果，所以测试人员可以直接通过边界扫描链的输入端输入位序列信号(激励信号)便可实现对待测PLD芯片的测试，也即测试人员无需通过ATE设备为待测PLD芯片的输入引脚输入电流电压信号，因此测试人员无需使用ATE设备便能完成可编程逻辑器件的测试，大大减小了测试的成本。

附图说明

图1为本发明实施例一中可编程逻辑器件测试方法的流程示意图；

图2为本发明实施例二中可编程逻辑器件测试方法的流程示意图；

图3为本发明实施例二中向边界扫描链输入端移入激励信号的流程示意图；

图4为本发明实施例二中对激励信号进行激励测试的流程示意图；

图5为本发明实施例二中从边界扫描链输出端获取激励响应的流程示意图；

图6为本发明实施例二中包含边界扫描链的FPGA芯片的结构示意图；

图7为本发明实施例三中可编程逻辑器件测试设备的第一结构示意图；

图8为本发明实施例三中可编程逻辑器件测试设备与待测PLD芯片的连接示意图；

图9为本发明实施例三中可编程逻辑器件测试设备的第二结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明实施例作进一步详细说明。

实施例一：