[发明专利]用于全并行—逐次逼近模拟数字转换器的混合型两级结构

摘要

本发明公开了一种用于全并行—逐次逼近模拟数字转换器的混合型两级结构，包括第一级全并行模拟数字转换器Flash ADC和第二级逐次逼近模拟数字转换器SAR ADC、数字校准电路、采样电路共享开关，第一级全并行模拟数字转换器包括3.5‑bit Flash单片机、数字编码电路，第二级逐次逼近模拟数字转换器包括高、低位电容底极板电平切换控制器、第二比较器、高、低位DAC电容阵列。本发明将SAR ADC与Flash ADC相结合，在SAR ADC对信号循环解析之前，利用Flash ADC并行转换的特点将信号的高三位同时量化，剩下的位数由SAR ADC量化，从而提高了SAR ADC的转换速率。

主权项

用于全并行—逐次逼近模拟数字转换器的混合型两级结构，其特征在于：包括第一级全并行模拟数字转换器Flash ADC、第二级逐次逼近模拟数字转换器SAR ADC、数字校准电路、共享开关S1和S2；所述第一级全并行模拟数字转换器由内置比较器的3.5‑bit Flash单片机、数字编码电路构成，3.5‑bit Flash单片机中的比较器作为第一比较器，第二级逐次逼近模拟数字转换器由第二比较器、高位DAC电容阵列、低位DAC电容阵列、高位电容底极板电平切换控制器、低位电容底极板电平切换控制器构成，其中高位DAC电容阵列、低位DAC电容阵列作为采样电容阵列，高位DAC电容阵列的底极板端与高位电容底极板电平切换控制器连接，低位DAC电容阵列的底极板端与低位电容底极板电平切换控制器连接，高位DAC电容阵列的顶极板端与低位DAC电容阵列的顶极板端共接后，共接端通过共享开关S1与3.5‑bit Flash单片机输入端连接，共接端还通过共享开关S2与第二比较器的输入端连接，由共享开关S1和S2实现第一级全并行模拟数字转换器Flash ADC和第二级逐次逼近模拟数字转换器SAR ADC分时复用采样电容阵列；第一级全并行模拟数字转换器Flash ADC中，3.5‑bit Flash单片机以第一采样时钟信号CLKD1作为控制信号，3.5‑bit Flash单片机的输出信号作为高位电容底极板电平切换控制器的控制信号，同时3.5‑bit Flash单片机的输出信号还送入数字编码电路的输入端，数字编码电路输出端与数字校准电路其中一个输入端连接；第二级逐次逼近模拟数字转换器SAR ADC中，第二比较器以第二采样时钟信号CLKD2作为控制信号，第二比较器的输出信号作为低位电容底极板电平切换控制器的控制信号，第二比较器的输出信号还送数字校准电路另一个输入端；采样电容阵列以采样时钟信号CLKS作为控制信号，当采样时钟信号CLKS为高电平时对输入信息进行采样，并将采样的信号以电荷的形式存储在采样电容阵列的顶级板端上，此时共享开关S1、S2均处于断开状态；采样结束后关闭共享开关S1，第一级全并行模拟数字转换器Flash ADC中，3.5‑bit Flash单片机在第一采样时钟信号CLKD1控制下开始第一级高位的量化过程，对高位DAC电容阵列所采样的信号进行量化，然后将量化得到的输出作为高位电容底极板电平切换控制器的控制信号，控制高位DAC电容阵列底极板的电平切换；第一级高位的量化结束后断开共享开关S1、关闭共享开关S2，第二级逐次逼近模拟数字转换器SAR ADC中，第二比较器在第二采样时钟信号CLKD2的控制下开始第二级低位的量化过程，对低位DAC电容阵列所采样的信号进行量化，然后将量化得到的输出作为低位电容底极板电平切换控制器的控制信号，低位电容底极板电平切换控制器根据第二比较器的量化结果控制低位DAC电容阵列底极板的电平切换，第二级量化结束后断开S2。