[发明专利]一种高速输出驱动器电路

摘要

一种高速输出驱动器电路，包括前置驱动级和功率管驱动级，其特征在于：从前置驱动级的输入端IN到功率管驱动级的输出OUT之间，驱动器电路采用了信号路径的多样化技术及分布式和加权开关驱动技术，信号从输入到输出通过两条不同传输路径传输，在前置驱动级中采用两组大、小尺寸不同的缓冲器组合，在功率管驱动级中采用与前置驱动级中缓冲器对应的两组大、小尺寸不同的输出晶体管组合，两组输出晶体管的输出端并行连接，前置驱动级按顺序激活输出驱动级的晶体管，以实现在不减小输出驱动器电流驱动能力的同时减小传输延时并减小输出信号从一个逻辑状态转换为另一个逻辑状态时输出电流的变化率di/dt。

主权项

一种高速输出驱动器电路，包括前置驱动级和功率管驱动级，前置驱动级的输入端IN接受上级调制电路的PWM信号，前置驱动级的输出连接功率管驱动级，功率管驱动级的输出OUT驱动片外负载；其特征在于：从前置驱动级的输入端IN到功率管驱动级的输出端OUT之间，驱动器电路采用了信号路径的多样化技术，在前置驱动级中采用两组大、小尺寸不同的缓冲器组合，同时，驱动器电路还采用了分布式和加权开关驱动技术，按顺序激活输出驱动级的晶体管，在功率管驱动级中同样采用与前置驱动级中缓冲器对应的两组大、小尺寸不同的输出晶体管组合，大、小尺寸不同的两组输出晶体管的输出端并行连接，小尺寸的缓冲器输出驱动小尺寸的输出晶体管栅极，大尺寸的缓冲器输出驱动大尺寸的输出晶体管栅极，信号从输入到输出通过两条不同传输路径传输，以实现在不减小输出驱动器电流驱动能力的同时减小传输延时并减小输出信号从一个逻辑状态转换为另一个逻辑状态时输出电流的变化率di/dt，另外，在前置驱动级的大尺寸缓冲器中，设有死区时间控制电路，以防止缓冲器中上侧MOSFET和下侧MOSFET同时导通而产生击穿；前置驱动级包括两部分电路，一部分电路的输出用于驱动功率管驱动级中的PMOS输出晶体管，包括依次连接的第一反相器、两输入或非门、第一个大尺寸缓冲器及第一个小尺寸缓冲器；另一部分电路的输出用于驱动功率管驱动级中的NMOS输出晶体管，包括依次连接的第二反相器、两输入与非门、第二个大尺寸缓冲器及第二个小尺寸缓冲器；功率管驱动级包括一组大尺寸输出晶体管和一组小尺寸输出晶体管，大尺寸输出晶体管包括一个大尺寸的PMOS管和一个大尺寸的NMOS管，小尺寸输出晶体管包括一个小尺寸的PMOS管和一个小尺寸的NMOS管，第一个大尺寸缓冲器的输出驱动大尺寸的PMOS管，第二个大尺寸缓冲器的输出驱动大尺寸的NMOS管，第一个小尺寸缓冲器的输出驱动小尺寸的PMOS管，第二个小尺寸缓冲器的输出驱动小尺寸的NMOS管。