[发明专利]用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法有效
| 申请号： | 201580027029.1 | 申请日： | 2015-04-21 |
| 公开（公告）号： | CN106415725B | 公开（公告）日： | 2018-06-05 |
| 发明（设计）人： | J.金;A.利;V.马科夫 | 申请（专利权）人： | 硅存储技术公司 |
| 主分类号： | G11C7/02 | 分类号： | G11C7/02;G11C8/10;G11C16/04;G11C16/08;G11C16/34 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 周学斌;陈岚 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种在分裂栅闪存存储器单元编程过程中用于减轻干扰的改进的控制栅解码设计。在一个实施方案中，控制栅线解码器耦接至与第一扇区中的闪存存储器单元行相关联的第一控制栅线，并且耦接至与第二扇区中的闪存存储器单元行相关联的第二控制栅线。 | ||
| 搜索关键词： | 闪存存储器单元 控制栅线 编程过程 减轻干扰 分裂栅 扇区 耦接 解码器 关联 解码设计 控制栅 改进 | ||
【主权项】：
一种闪存存储器系统，包括：第一扇区，所述第一扇区包括闪存存储器单元的第一多个行，所述第一扇区与第一源极线相关联；第二扇区，所述第二扇区包括闪存存储器单元的第二多个行，所述第二扇区与第二源极线相关联；以及控制栅线解码器，所述控制栅线解码器耦接至控制栅电压源并且选择性地耦接至与所述第一多个行的一个相关联的仅一个控制栅线和与所述第二多个行的一个相关联的仅一个控制栅线，其中所述第一和第二源极线中的一个处于高电压，以及所述第一和第二源极线中的另一个处于低电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于硅存储技术公司，未经硅存储技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201580027029.1/，转载请声明来源钻瓜专利网。
- 上一篇：将功率可用性信息提供到存储器
- 下一篇：用于屏蔽磁敏感组件的结构和方法
- 同类专利
- 存储器装置-201510479332.7
- 阿图尔·安东尼扬 - 三星电子株式会社
- 2015-08-03 - 2019-07-30 - G11C7/02
- 本发明提供了一种存储器装置，该存储器装置包括存储器阵列，该存储器阵列包括多个部分，各个部分包括多个存储器小块和至少一个参考小块。存储器装置还可包括：多个读出放大器电路，其分别对应于所述多个部分；以及多个开关电路，各个开关电路连接在对应的部分与读出放大器电路之间。各个开关电路可被构造为选择是将第一列存储器小块还是将参考小块以通信方式连接至对应的读出放大器。
- 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法-201580027029.1
- J.金;A.利;V.马科夫 - 硅存储技术公司
- 2015-04-21 - 2018-06-05 - G11C7/02
- 本发明公开了一种在分裂栅闪存存储器单元编程过程中用于减轻干扰的改进的控制栅解码设计。在一个实施方案中，控制栅线解码器耦接至与第一扇区中的闪存存储器单元行相关联的第一控制栅线，并且耦接至与第二扇区中的闪存存储器单元行相关联的第二控制栅线。
- NAND存储器装置列充电-201410658718.X
- 弗朗姬·F·鲁帕尔瓦尔 - 美光科技公司
- 2007-02-27 - 2018-02-23 - G11C7/02
- 本发明涉及NAND存储器装置列充电。NAND快闪存储器装置及方法的实施例认识到可通过在阵列的相邻列上维持源电压来减小有效列耦合电容。在阵列操作(读取、写入及编程)之前将所述列维持在经充电状态会减小电流浪涌并改善数据读取定时。装置及方法在预充电时且在阵列存取操作之后对所述阵列列进行充电。
- 存储器装置的基于线性规划的解码-201380073919.7
- 马旭东 - 英派尔科技开发有限公司
- 2013-02-27 - 2018-01-16 - G11C7/02
- 在本文中总体描述了针对存储器装置的基于线性规划的解码的技术。在一些示例中，检测存储器单元的单元阈值电压电平。能够确定干扰所述存储器单元的干扰单元的干扰电压电平。能够根据可信度集对所述单元阈值电压电平进行解码以确定所述存储器单元的值。所述可信度集能够包括表示所述存储器单元与所述干扰单元之间的单元间干扰的线性规划的目标函数的最小化。
- 用于放大器的噪声消除系统和方法-201280020579.7
- R·卡普斯塔;C·莱登;朱海阳 - 美国亚德诺半导体公司
- 2012-03-22 - 2014-01-01 - G11C7/02
- 一种集成电路的架构允许在已对输入信号进行采样之后消除在所述集成电路中的电容器上所采样的噪声。在一序列的时钟相位期间，在选择性地控制多个开关装置之后，可以消除与任意输入信号相关的热噪声。一种辅助电容器可用来储存与所述热噪声相等的电压，并且连同噪声消除单元一起实现所述热噪声从所采样信号的消除。
- 用于具有单元间干扰的闪存的序列检测-200880104940.8
- 阳学仕;吴子宁 - 马维尔国际贸易有限公司
- 2008-08-27 - 2011-04-06 - G11C7/02
- 一种存储器集成电路(IC)包括读取模块和序列检测器模块。读取模块读取沿位线和字线之一设置的S个存储单元(单元)并且生成S个读取信号，这里S是大于1的整数。序列检测器模块基于S个读取信号和参考信号检测数据序列。该数据序列包含存储在S个单元中的数据。每个参考信号包含与S个单元中的一个单元相关的无干扰信号以及与S个单元中的另一个单元相关的干扰信号，所述S个单元中的另一个单元与所述S单元中的一个单元相邻。
- 位线耦合-200780006150.1
- 有留诚一 - 美光科技公司
- 2007-02-22 - 2009-03-18 - G11C7/02
- 本发明提供方法和设备。同时选择存储器装置的交替的位线对。每一位线对具有形成在第一垂直层级处的一个位线和形成在不同于所述第一垂直层级的第二垂直层级处的一个邻近位线。
- 专利分类
