[实用新型]一种延迟锁相环有效
| 申请号： | 201520172956.X | 申请日： | 2015-03-25 |
| 公开（公告）号： | CN204481792U | 公开（公告）日： | 2015-07-15 |
| 发明（设计）人： | 刘成 | 申请（专利权）人： | 西安华芯半导体有限公司 |
| 主分类号： | H03L7/081 | 分类号： | H03L7/081 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开一种延迟锁相环，所述延迟锁相环包括延迟链、鉴相器、反馈电路、逻辑控制电路和计数器；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；计数器的输入端连接存储器控制系统，计数器的输出端连接逻辑控制电路。本实用新型通过设置计数器，在电源关闭模式退出时，加快延迟链的更新速度，以保证VCLK和DQS的上升沿尽快对齐，系统操作不会出现错误；电源波动稳定后，控制延迟链恢复更新速度，以抑制输入时钟和电源上的一些较小的噪声。 | ||
| 搜索关键词： | 一种 延迟 锁相环 | ||
【主权项】：
一种延迟锁相环，其特征在于，包括延迟链、鉴相器、反馈电路、逻辑控制电路和计数器；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；计数器的输入端连接存储器控制系统，计数器的输出端连接逻辑控制电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安华芯半导体有限公司，未经西安华芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520172956.X/，转载请声明来源钻瓜专利网。
- 上一篇：基于超短波电台的低杂散高速转换的频合电路
- 下一篇：一种接收电路
