[发明专利]VDMOS分压环的制造方法有效

申请号：	201510363478.5	申请日：	2015-06-26
公开（公告）号：	CN106298538B	公开（公告）日：	2019-12-24
发明（设计）人：	马万里;张立荣;任春红	申请（专利权）人：	北大方正集团有限公司;深圳方正微电子有限公司
主分类号：	H01L21/336	分类号：	H01L21/336
代理公司：	11205 北京同立钧成知识产权代理有限公司	代理人：	娄冬梅;黄健
地址：	100871 北京市海***	国省代码：	北京;11
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明提供一种VDMOS分压环的制造方法，包括：在N型外延层上形成垫氧化层，在所述垫氧化层上形成氮化硅层；通过光刻、刻蚀和P型离子注入工艺，在所述N型外延层中形成分压环；在高温炉管中对所述分压环进行驱入，同时在所述P型离子注入的区域生长出氧化层；剥除氮化硅层，并进行N型离子注入，形成JFET区。本发明提供的VDMOS分压环的制造方法，仅在P型离子注入前需要进行光刻工艺，在N型离子注入前不需要进行额外的光刻工艺，节省了步骤，提高了VDMOS的制作效率，并且节约了成本。
搜索关键词：	vdmos 分压环制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

1.一种VDMOS分压环的制造方法，其特征在于，包括：/n在N型外延层上形成垫氧化层，在所述垫氧化层上形成氮化硅层；/n通过光刻、刻蚀和P型离子注入工艺，在所述N型外延层中形成分压环；/n在炉管中对所述分压环进行驱入，同时在所述P型离子注入的区域生长出氧化层；/n剥除氮化硅层，并进行N型离子注入，形成JFET区；/n其中，所述垫氧化层的厚度为0.02μm～0.1μm，所述氮化硅层的厚度为0.1μm～0.5μm；/n所述P型离子注入的剂量为1E13个/平方厘米-1E16个/平方厘米，所述N型离子注入的剂量为1E12个/平方厘米-1E14个/平方厘米；/n所述分压环的驱入温度为900℃-1200℃，时间为60min-500min；/n所述P型离子注入与所述N型离子注入的能量均为80KeV-120KeV；/n所述氧化层的厚度为0.5μm～2μm，所述垫氧化层的生长温度为900℃-1100℃，所述氮化硅层的生长温度为600℃-900℃；/n所述通过光刻、刻蚀和P型离子注入工艺，在所述N型外延层中形成分压环，具体包括：/n对所述氮化硅层、垫氧化层和N型外延层进行光刻、刻蚀，将所述氮化硅层和所述垫氧化层的部分区域刻穿，并在所述N型外延层上形成横截面为梯形的刻蚀区域；/n对所述横截面为梯形的刻蚀区域进行P型离子注入，在所述N型外延层中形成所述分压环。/n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201510363478.5/，转载请声明来源钻瓜专利网。

同类专利

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]VDMOS分压环的制造方法有效

专利文献下载