[发明专利]一种嵌入式闪存及其制备方法、电子装置在审

专利信息
申请号: 201510018576.5 申请日: 2015-01-14
公开(公告)号: CN105845631A 公开(公告)日: 2016-08-10
发明(设计)人: 王新鹏 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8247 分类号: H01L21/8247;H01L27/115
代理公司: 北京市磐华律师事务所 11336 代理人: 高伟;冯永贞
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种嵌入式闪存及其制备方法、电子装置,所述方法包括步骤S1:提供基底,在所述基底的不同区域上分别形成有高压氧化物层和遂穿氧化层;步骤S2:在所述高压氧化物层和所述遂穿氧化层上沉积浮栅材料层和掩膜层,并在所述浮栅材料层和所述掩膜层中形成延伸至所述基底中的浅沟槽隔离氧化物;步骤S3:去除掩膜层,露出部分高度的所述浅沟槽隔离氧化物;步骤S:4:回蚀刻露出的所述浅沟槽隔离氧化物,以减小露出的所述浅沟槽隔离氧化物的关键尺寸;步骤S5:再次沉积所述浮栅材料层至所述浅沟槽隔离氧化物的顶部,步骤S6蚀刻所述浮栅材料层和所述浅沟槽隔离氧化物;步骤S7:去除所述浅沟槽隔离氧化物中关键尺寸减小的部分,以形成T形浮栅。
搜索关键词: 一种 嵌入式 闪存 及其 制备 方法 电子 装置
【主权项】:
一种嵌入式闪存的制备方法,包括:步骤S1:提供基底,在所述基底的不同区域上分别形成有高压氧化物层和遂穿氧化层;步骤S2:在所述高压氧化物层和所述遂穿氧化层上沉积浮栅材料层和掩膜层,并在所述浮栅材料层和所述掩膜层中形成延伸至所述基底中的浅沟槽隔离氧化物;步骤S3:去除所述掩膜层,露出部分高度的所述浅沟槽隔离氧化物;步骤S4:回蚀刻露出的所述浅沟槽隔离氧化物,以减小露出的所述浅沟槽隔离氧化物的关键尺寸;步骤S5:再次沉积所述浮栅材料层至所述浅沟槽隔离氧化物的顶部,以包围所述浅沟槽隔离氧化物;步骤S6:蚀刻所述浮栅材料层和所述浅沟槽隔离氧化物,以获得平坦的表面;步骤S7:去除所述浅沟槽隔离氧化物中关键尺寸减小的部分,以形成T形浮栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510018576.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top