[发明专利]通过使传感器同步来减少能耗的系统和方法有效
| 申请号： | 201480060585.4 | 申请日： | 2014-11-04 |
| 公开（公告）号： | CN105706017B | 公开（公告）日： | 2018-10-02 |
| 发明（设计）人： | R·皮齐戈伊-阿龙;L·希恩布拉特;C·M·普伊赫;J·P·布莱克;R·库尔卡尼 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12;G06F1/32 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的各方面涉及一种用于使第一传感器的第一传感器时钟同步的方法。示例性方法包括：第一次校正所述第一传感器时钟；从所述第一传感器传送数据；以及第二次校正所述第一传感器时钟，其中选择所述第一传感器时钟的两次校正之间的时间间隔，使得所述第一传感器时钟与处理器的处理器时钟在所述时间间隔上充分对准。 | ||
| 搜索关键词： | 通过 传感器 同步 减少 能耗 系统 方法 | ||
【主权项】：
1.一种用于使第一传感器的第一传感器时钟同步的方法，其包括：第一次校正所述第一传感器时钟；从所述第一传感器传送数据；以及第二次校正所述第一传感器时钟，其中选择所述第一传感器时钟的两次校正之间的时间间隔，使得所述第一传感器时钟与处理器的处理器时钟在所述时间间隔上充分对准，且其中校正所述第一传感器时钟进一步包括：接收与所述处理器时钟相关的信息；推导时钟校正因子；以及应用所述时钟校正因子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201480060585.4/，转载请声明来源钻瓜专利网。
- 上一篇：管理以结构化格式的墨水内容
- 下一篇：用于选择焊接参数的系统和方法
- 同类专利
- 发送电路、使用发送电路的半导体装置和半导体系统-201811455411.4
- 郑海康 - 爱思开海力士有限公司
- 2018-11-30 - 2019-10-29 - G06F1/12
- 本申请提供了发送电路、使用发送电路的半导体装置和半导体系统。发送电路可以包括时钟生成电路和串行化器。时钟生成电路可以通过基于多个数据对多个时钟信号执行强调操作来生成多个输出时钟信号。串行化器可以与多个输出时钟信号同步地输出多个数据以作为输出数据。
- 一种时间计量方法、装置、存储介质及电子设备-201910536395.X
- 周大海;邹华 - 合肥联宝信息技术有限公司
- 2019-06-20 - 2019-10-01 - G06F1/12
- 本发明提供一种时间计量方法、装置、存储介质及电子设备，所述方法包括，在电子设备开机后的第一启动阶段选择是否接入网络；如果在第一启动阶段首次接入网络，将电子设备的系统时间更新为当前网络服务器的时间；基于所述当前网络服务器的时间和电子设备的应用时间，得到电子设备的首次开机时间。通过使用本发明提供的时间计量方法，使得在取消电子设备的时钟电池的情况下，不仅可以减少电子设备的生成成本；还可以准确同步用户的电子设备的系统时间，使得电子设备的系统时间更加准确，提升用户的体验度；而且可以顺利完成”First Used Date”功能，使得该功能不被破坏。
- 实现内外参考时钟自动控制选择功能的电路结构及其方法-201910671134.9
- 白皓 - 上海创远仪器技术股份有限公司
- 2019-07-24 - 2019-09-27 - G06F1/12
- 本发明涉及一种实现内外参考时钟自动控制选择功能的电路结构，包括功率检测电路模块，用于检测外参考输入信号，并判断外参考输入电平；电平比较控制电路模块，输入端与所述的功率检测电路模块的输出端相连接；可控增益电路模块；开关电路模块；参考输出使能电路模块。本发明还涉及一种实现内外参考时钟自动控制选择功能的方法。采用了本发明的实现内外参考时钟自动控制选择功能的电路结构及其方法，实现内、外参考时钟信号的自动切换以及自动增益控制，本发明的结构简单；本发明的成本较低，避免因为输入信号功率要求较高而导致灵活性不足；本发明能实现内、外参考时钟的自动切换；本发明自动增益控制外参考时钟输入。
- 一种多路同步采样时钟电路-201822047872.X
- 周军 - 南京奈思电子科技有限公司
- 2018-12-07 - 2019-09-13 - G06F1/12
- 本实用新型公开了一种多路同步采样时钟电路，包括集成芯片O3、集成芯片O4、集成芯片U82、集成芯片U78、可调电阻R489、电感FB13、电阻R490、电阻R491、电阻R504、电阻R505、电阻R507、电容C702、电容C703、电容C704、电容C705、电容C748。本实用新型通过小型化的电路结构实现不同稳定度的采样系统需求，同时解决多路的同源时钟的要求。
- 自动化设置BMC的WEB页面UTC时区的方法及装置-201910424967.5
- 王兆贤;崔新辉 - 苏州浪潮智能科技有限公司
- 2019-05-21 - 2019-09-03 - G06F1/12
- 本发明提供一种自动化设置BMC的WEB页面UTC时区的方法及装置，方法包括如下步骤：S1.启动测试脚本；S2.测试脚本自动设置测试环境；S3.测试脚本自动打开网页浏览器并登陆BMC的WEB页面；S4.测试脚本自动设置UTC时区；S5.测试脚本输出测试结果，保存测试日志，结束测试。装置包括：测试脚本启动模块、测试环境设置模块、BMC WEB页面登录模块、UTC时区设置模块以及测试结果输出模块。本发明的测试脚本通过WebDriver打开浏览器，利用页面元素定位，实现UTC时区在BMC的WEB页面的自动化设置，提高测试效率，节省人力资源，保证产品质量。
- 基于SMBus总线BMC时间同步系统及方法-201910334386.2
- 赵士亮 - 深圳市国鑫恒宇科技有限公司
- 2019-04-24 - 2019-08-16 - G06F1/12
- 本发明提供一种基于SMBus总线BMC时间同步系统及方法，属于时间同步技术领域。本发明系统包括BMC和PHC，其中，所述BMC的SMBus总线中的时钟信号线和数据信号线分别与PHC的时钟信号线和数据信号线相连，所述BMC的SMBus控制器作为主控器，PCH的SMBus设备作为从设备，所述SMBus主控器通过时钟信号线从PCH的SMBus从设备读取时间信息，对所述时间信息处理并显示。本发明的有益效果为：BMC周期性读取BMC RTC时间寄存器，实时显示时间信息。定时对BMC RTC时间进行校准，能够确保主板系统和BMC系统的时间同步。
- 一种高性能运算SoC的同步控制方法及装置-201910305468.4
- 万上宏;刘志赟 - 深圳市致宸信息科技有限公司
- 2019-04-16 - 2019-07-26 - G06F1/12
- 本发明公开了一种高性能运算SoC的同步控制方法及装置，包括：脉冲检测模块检测外部的脉冲输入，当检测到外部的脉冲输入时，触发门控时钟模块更新时钟配置值为第一时钟配置值；时钟选择模块根据第一时钟配置值获取外部输入时钟，并将外部输入时钟连接到SoC工作模块，使SoC工作模块按照外部输入时钟运行；当检测到外部的脉冲输入停止时，脉冲检测模块触发门控时钟模块更新时钟配置值为第二时钟配置值，时钟选择模块根据第二时钟配置值断开外部输入时钟与SoC工作模块的连接，SoC工作模块停止运行。本发明的技术方案可以使各串联的SoC的工作状态同步，避免出现分压不平衡导致SoC损坏的情况。
- 一种带DB9接口的卫星时间同步装置-201821880778.6
- 肖涛;李静 - 上海宽域工业网络设备有限公司
- 2018-11-15 - 2019-07-23 - G06F1/12
- 本实用新型公开了一种带DB9接口的卫星时间同步装置，所述卫星时间同步装置是一个1U机架式设备，所述卫星时间同步装置内设有主板、BOARD板、GPS/BD板、电源插板、显示板、RS232插板、光B码输出插板、FR2光B码输入插板、TTL插板，以及可兼容DB9接口的RS485插板和OC信号插板。与现有技术相比，本实用新型基于RS232信号的缺陷和DB9接插件的优点，我司采用485/422差分电平输出接口、OC信号与DB9相结合，设计了基于DB9接口方式的卫星时间时间同步装置，该装置使用差分传输方式传输数据信号，使用DB9接口连接下一级的授时装置，通过播码的方式，可以传输多种授时信号。
- 电力系统可靠性-201780076705.3
- E.布尔吉奥;Y.吴 - 越洋塞科外汇合营有限公司
- 2017-10-11 - 2019-07-23 - G06F1/12
- 电力系统可以包括将发电机耦合到主总线的自主断路器。自主断路器可以检测主总线的电力参数从预定范围的偏离，并且将发电机耦合到主总线以将电力参数带到预定范围内。自主断路器可以进一步将负载耦合到主总线，并且可以调整负载以将电力参数带回到预定范围内。断路器还可以在闭合并将电力系统组件彼此耦合之前检查总线中和其自身内的故障。
- 用于在宽频率范围上的准确时钟域同步的半导体器件和方法-201511013979.7
- K.施瓦拉姆;E.范德尔 - 商升特公司
- 2015-12-31 - 2019-07-19 - G06F1/12
- 本发明公开了用于在宽频率范围上的准确时钟域同步的半导体器件和方法。时钟同步电路具有时钟同步检测器。第一可变延迟电路被耦合到时钟同步检测器的第一输入。控制器被耦合到时钟同步检测器的数字输出和第一可变延迟电路的控制输入。第一时钟信号被耦合到第一可变延迟电路。第二时钟信号被耦合到时钟同步检测器的第二输入。时钟同步检测器包括第一触发器以及耦合在第一可变延迟电路和第一触发器的输数据输入之间的第一延迟元件。第二可变延迟电路被耦合到时钟同步检测器的第二输入。复用器被耦合在第一可变延迟电路和时钟同步检测器的第一输入之间。偏移补偿校准时钟同步检测器。
- 用于时钟同步的系统、方法和移动设备-201480050137.6
- B.K.费尔;R.T.格林;J.A.格林 - 欧力天工美国公司
- 2014-09-11 - 2019-07-19 - G06F1/12
- 本发明的实施例提供一种移动设备（12），包括从时钟（13）、用于从包括主系统时钟（14）的远程设备（11）接收一个或多个帧的接收器单元（19）、用于将一个或多个帧传输给远程设备（11）的传输器单元（18）、以及时钟误差校正单元（400）。时钟误差校正单元（400）配置成维持从时钟（13）与主系统时钟（14）之间的时钟同步，并且针对从传输器单元（18）所传输的帧维持帧对准。
- 一种同步信息产生电路及多系统时基同步平台-201821868615.6
- 舒德军;胡章中;李璇 - 南京长峰航天电子科技有限公司
- 2018-11-13 - 2019-06-14 - G06F1/12
- 本实用新型公开了一种同步信息产生电路，包括FPGA芯片，FPGA芯片连有提供工作时钟的外部参考时钟，FPGA芯片与PCI桥相连，所述PCI桥与PCI总线接口相连。本实用新型还公开了一种多系统时基同步平台，包括主同步装置，主同步装置连有若干个从同步装置，从同步装置连有若干个分路装置，分路装置连有若干个子系统，主同步装置和从同步装置包含上述同步信息产生电路。本实用新型的一种同步信息产生电路及多系统时基同步平台，使得多个子系统在每一个同步帧信号到来时获得工作参数，按照统一的节拍有序工作。
- 一种基于时间-数字转换器电路的多芯片同步结构-201710203560.0
- 张俊安;张瑞涛;付东兵;刘军;杨毓军;罗璞;万贤杰;李广军 - 中国电子科技集团公司第二十四研究所
- 2017-03-30 - 2019-06-07 - G06F1/12
- 本发明公开了一种基于时间‑数字转换器电路的多芯片同步结构，包括N个内置了时间‑数字转换器和时序调节模块的电路芯片，芯片包含：同步指示信号接收端，用于接收芯片外部输入的同步指示信号；同步指示信号输出端，用于输出经过芯片内部触发器进行时序重采样后的同步指示信号，所述触发器的采样频率与最高频率时钟的时序完全对齐；时间‑数字转换器，用于将两上输入信号的时序延时量化成数字量，输入信号IN1为该芯片外部输入的同步指示信号，输入信号IN2为经过该芯片内部触发器进行时序重采样后的同步指示信号；时序调节模块，用于根据输入的数字量对同步指示信号输出延时进行调节。本发明采用了菊花链结构，减轻了同步指示信号源的负载。
- 一种应用程序与服务器时间同步的方法及装置-201710210504.X
- 施杨;陈少杰;张文明 - 武汉斗鱼网络科技有限公司
- 2017-03-31 - 2019-06-04 - G06F1/12
- 本发明提供一种应用程序与服务器时间同步的方法及装置，该方法包括：在对本地存储服务器时间进行更新的过程中，对于当前更新周期，在所述当前更新周期的起始时刻，从服务器侧获取第一服务器时间作为本地存储服务器时间；基于Flash的帧频机制，对所述本地存储服务器时间进行更新；将所述第一服务器时间与更新后的本地存储服务器时间进行比较，当两者间隔小于预设周期长度时，重复对本地存储服务器时间进行更新，当两者间隔等于预设周期长度时，进入下一更新周期。本发明大大减小了向服务器请求服务器时间的频率，避免了服务器可能因超负荷工作而崩溃。
- 一种基于FPGA的系统对时装置及对时方法-201610257128.5
- 李伟;黄作兵;杨淑萍;赵永;黄蕾 - 南京国电南自维美德自动化有限公司
- 2016-04-22 - 2019-05-17 - G06F1/12
- 本发明公开了一种基于FPGA的系统对时装置及对时方法，包括主站电路模块和多个从站电路模块；主站电路模块和多个从站电路模块通过BLVDS总线电连接；主站电路模块包括依次顺连的CPU芯片、GPMC接口和第一FPGA芯片，第一FPGA芯片包括顺次连接的时间设置寄存器、内部时钟模块、IRIG‑B编码模块和第一BLVDS编解码模块，IRIG‑B编码模块的输出端还与第一CPU芯片的输入端连接；多个从站电路模块均包括第二FPGA芯片和第二CPU芯片，第二FPGA芯片包括第二BLVDS编解码模块。本发明根据IRIG‑B的时序，利用FPGA编写IRIG‑B发送模块，按照IRIG‑B编码格式发送信号，利用BLVDS总线，将编码发送至各个对时卡件，解决各个卡件对时的问题。
- 一种固态硬盘的PCIE时钟兼容方法、装置、计算机设备及存储介质-201910011901.3
- 杨志佳;冯元元;马越 - 深圳忆联信息系统有限公司
- 2019-01-07 - 2019-05-03 - G06F1/12
- 本发明公开了一种固态硬盘的PCIE时钟兼容方法、装置、计算机设备及存储介质，其中，方法包括配置固态硬盘固件的超时时间；判断在超时时间范围内是否检测到PCIE参考时钟；若是，则固态硬盘固件选择PCIE参考时钟作为固态硬盘PCIE链路的参考时钟；若否，则固态硬盘固件选择本地时钟作为固态硬盘PCIE链路的参考时钟。本发明使得固态硬盘能够稳定获取参考时钟，保证固态硬盘了正常工作，提高了固态硬盘的兼容性，而且对于不提供PCIE参考时钟的主机，也可以选择本地时钟作为固态硬盘PCIE链路的参考时钟，进而最大限度的减少了固态硬盘和主机PCIE链路的连接时间。
- 一种双通道信号发生器及其输出波形同步方法-201610821550.9
- 陆顺杰;宋民;彭晓林 - 深圳市鼎阳科技有限公司
- 2016-09-12 - 2019-05-03 - G06F1/12
- 本申请公开了一种双通道信号发生器输出波形同步方法，当通道二频率发生变化时，在不对通道一的参数做任何改变的前提下，通过增加实时相位获取步骤、突变相位计算步骤和参数配置步骤，计算的到通道二突变相位，将通道二突变相位和通道二新频率控制字一起配置给通道二，使通道二相位发生突变，使得两个通道输出波形在通道二频率变化后仍然保持同步，不再需要如传统方法中那样同时复位两个通道来使两个通道输出波形同步，避免了两个通道正在输出的波形被中断，也不会使通道一相位发生突变。本申请公开了一种双通道信号发生器及一种输出波形同步装置。
- 一种时钟信号相位控制装置和方法-201811648198.9
- 邱文才;张辉;冯刚涛 - 广东大普通信技术有限公司
- 2018-12-30 - 2019-04-26 - G06F1/12
- 本发明公开了一种时钟信号相位控制装置和方法。装置包括至少一组通过传输线路连接的驱动器和接收器；驱动器还包括第二接收电路、时延测量电路和相位调整电路；接收器还包括第二发送电路；第二发送电路将接收器收到的脉冲信号折返到传输线路上，并由第二接收电路接收；时延测量电路测量折返的脉冲信号与发出的脉冲信号的相位差，计算时延；相位调整电路根据时延对发出的脉冲信号进行相位补偿。本发明通过设置第二发送电路和第二接收电路使脉冲信号环回，用于测量传输线路的时延，并且在驱动器端进行相位补偿，实现不同接收器之间时钟相位同步的效果，可以克服不同电路板上信号传输的线路延迟，降低时钟同步对线路设计的依赖性。
- 一种3Gsps信号处理平台的时钟系统-201811357612.0
- 舒德军;胡红伟;吴智慧 - 南京长峰航天电子科技有限公司
- 2018-11-15 - 2019-03-29 - G06F1/12
- 本发明公开了一种3Gsps信号处理平台的时钟系统，包括依次相连的AD时钟缓冲器、AD转换单元和FPGA1处理单元，以及依次相连的DA时钟缓冲器、DA转换单元和FPGA2处理单元，外部时钟输入AD时钟缓冲器转换为差分信号，此差分信号输入AD转换单元作为其工作时钟，AD转换单元输出差分信号传给FPGA1处理单元作为其基准时钟；外部时钟输入DA时钟缓冲器转换为差分信号，此差分信号输入DA转换单元作为其工作时钟，DA转换单元输出差分信号传给FPGA2处理单元作为其基准时钟；FPGA1处理单元与FPGA2处理单元同步。本发明实现系统中两路FPGA分别处理ADC、DAC信号，并在参考时钟的基准下实现同步。
- 一种同步BMC和OS时间的方法、装置、终端及存储介质-201811326438.3
- 伯绍文 - 郑州云海信息技术有限公司
- 2018-11-08 - 2019-03-08 - G06F1/12
- 本申请实施例提供一种同步BMC和OS时间的方法、装置、终端及存储介质，包括：分别读取BMC时间和OS时间；将BMC时间和OS时间作差，计算出时间差；预设时间差容错范围；判断时间差是否在时间差容错范围内，若是，则重复执行上述步骤；若否，则将BMC时间设定为OS时间并记录一条同步日志，然后重复执行上述步骤。本发明真正做到了BMC时间与OS时间的实时同步，极大地提高了BMC时间的准确度，提高了服务器运维或测试过程中BMC日志的可参考性，并对所有主流带有BMC模块的服务器或存储均适用，程序操作运行简单，具有较强易用性，且不依赖于网络和NTP Server。
- RS485通讯中实现时钟同步的GIS断路器在线监测系统-201811564713.5
- 张健;张思远;张祖泷;陈险峰;毕喜飞;张治新;于涵;廖添泉 - 上海欧秒电力监测设备有限公司
- 2018-12-20 - 2019-03-01 - G06F1/12
- 本发明提供了一种RS485通讯中实现时钟同步的GIS断路器在线监测系统，包括主机和从机，主机监测GIS断路器的开关信号量，从机监测GIS断路器的电流信号，主机与从机之间通过RS485接口连接，RS485接口的连接线不仅作为主机和从机之间的通讯连接线，同时，作为主机和从机之间的时钟同步信号线，用于主机对从机进行时钟同步命令控制，且，作为RS485通讯连接线时的通讯波特率的配置对作为RS485时钟同步信号线时的同步控制不产生影响。本发明系统，仅通过一路RS485，不仅实现通讯功能，也实现时钟同步信号功能，使得系统时钟同步效果能达到所设定的要求。
- 一种低功耗校时方法-201610056916.8
- 张富军;史治国;陈积明;程鹏;罗尧治;沈雁彬 - 浙江大学
- 2016-01-27 - 2019-02-22 - G06F1/12
- 本发明公开了一种低功耗校时方法。包括时钟和时间信息处理模块，在非校时过程中均处于低功耗的休眠状态；时钟根据已设定的闹钟，在每次校时时刻的前20s时发送闹钟信号到时间信息处理模块开始校时时刻的校时过程，并通过时间信息处理模块重写时钟的定时时间为校时时刻的后10s作为中断信号；校时成功，则修正时钟的时间，时间信息处理模块进入休眠状态；校时不成功，时间信息处理模块收到时钟发送的中断信号后，再次重写时钟下次的校时时间为校时时刻的前20s，然后时间信息处理模块进入休眠状态。本发明可提取时间信息进行校时，具有高精度，低功耗的特征，能最大限度地降低功耗，精度高，成本低，应用范围广，应对复杂环境能力强。
- 多通道同步时钟系统-201821604807.6
- 夏斐;吉朝彬;邹小波;王渊;杜炜;曾耿华 - 成都中微达信科技有限公司
- 2018-09-29 - 2019-01-11 - G06F1/12
- 本实用新型公开一种多通道同步时钟系统，包括时钟信号发生装置和多个同时与所述时钟信号发生装置连接的时钟延时单元，每个所述时钟延时单元均连接有一个多通道时钟扇出单元，所述时钟扇出单元的输出端为所述多通道同步时钟系统的输出端。本实用新型通过设置的延时芯片对时钟信号进行延时缓冲，再通过设置的时钟扇出芯片对经过延时后的时钟信号进行多通道同步扇出，同步性好。
- 时钟域交互的电路及方法-201610263747.5
- 廖裕民;陈丽君 - 福州瑞芯微电子股份有限公司
- 2016-04-26 - 2018-12-18 - G06F1/12
- 本发明提供一种时钟域交互的电路及方法，包括源时钟、同步单元、循环累加器、标准分频门限判断单元、或门、反相器、与门以及ICG gating单元；所述源时钟分别连接循环累加器、ICG gating单元的CK端和同步单元；所述同步单元连接分频系数和标准分频门限判断单元；所述标准分频门限判断单元还连接循环累加器，并输出clken信号和控制时钟的enable源信号，所述enable源信号连接与门；或门分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器连接与门，与门再连接所述ICG gating单元的Enable端，使所述ICG gating单元产生clk_out信号。本发明电路及方法的交互面积小,功耗低、效率高，使每个模块都可以运行在最高频率。
- 一种时钟管理电路及基于该电路的服务级芯片-201810533146.0
- 李红桥;张海金;赵翠华;张洵颖;崔媛媛;田超 - 西安微电子技术研究所
- 2018-05-29 - 2018-11-06 - G06F1/12
- 本发明公开了一种时钟管理电路及基于该电路的服务级芯片，包括时钟管理电路，其特征在于，包括使用三个分频电路对输入时钟信号进行分频，且三个分频电路的输出结果经过三模判决后的时钟信号输入给锁相环；其中锁相环还设置有四选一选择器，四选一选择器通过时钟管理电路的PAD_CONF端口输入信息，并且输出对应的锁相环倍频系数。通过小规模的电路结构降低时钟管理电路对锁相环的选择要求，提高了加固锁相环的通配性和集成灵活性，并针对高可靠的应用需求。相应的提高了服务级芯片中时钟管理单元对锁相环的集成能力，同时保证了时钟管理单元的可靠性。
- 通过使传感器同步来减少能耗的系统和方法-201480060585.4
- R·皮齐戈伊-阿龙;L·希恩布拉特;C·M·普伊赫;J·P·布莱克;R·库尔卡尼 - 高通股份有限公司
- 2014-11-04 - 2018-10-02 - G06F1/12
- 本发明的各方面涉及一种用于使第一传感器的第一传感器时钟同步的方法。示例性方法包括：第一次校正所述第一传感器时钟；从所述第一传感器传送数据；以及第二次校正所述第一传感器时钟，其中选择所述第一传感器时钟的两次校正之间的时间间隔，使得所述第一传感器时钟与处理器的处理器时钟在所述时间间隔上充分对准。
- 同步信号发生器及同步信号测试装置-201820225036.3
- 兰永强 - 深圳鹰之航航空科技有限公司
- 2018-02-08 - 2018-08-31 - G06F1/12
- 本实用新型提供了一种同步信号发生器及同步信号测试装置；同步信号发生器包括壳体、面板、主控装置，电路板、单片机、转换芯片、放大装置以及多个输出通道；本实用新型提供的同步信号发生器，通过面板输入参考信号，参考信号输入单片机，单片机将此参考信号转换成数字信号值，转换芯片在将此信号转换为角度信号，具有高精度，在经过放大装置将信号放大到合适的值，电路板上共有多个互相独立的信号输出通道，通过主控装置控制每个通道信号输出类型，即可自由选择为同步信号或解算信号，可驱动大负荷的设备，本实用新型的同步信号放大器杜绝电机的非线性问题、具有功能完备、针对性强、使用简单方便等优点。
- 用于使控制器和传感器同步的设备和方法-201680061541.2
- 拉杜·皮齐戈伊-阿龙;利奥尼德·希恩布拉特;卡洛斯·普伊赫;贾斯汀·布莱克;拉希米·库尔卡尼 - 高通股份有限公司
- 2016-10-21 - 2018-07-31 - G06F1/12
- 本发明公开了用于使系统中的控制器和传感器同步的方法和设备。在主机控制器中提供与主机控制器耦合的接口上的接口事件的时戳，这是通过在所述接口上检测来自传感器的消息而进行，所述消息识别在第一时间由所述传感器造成的所述接口事件的发出。作为响应，所述控制器在相应的第二和第三时间在所述接口上发出第一和第二事件，同时在每一发出之后对所述控制器中的时钟的循环进行计数。所述控制器还接收针对所述第一和第二事件标注的表示内部传感器时钟时间的第一和第二传感器计数。所述控制器可随后基于内部控制器计数和所述传感器计数两者准确地计算对应于所述第一时间的所述接口事件的所述时戳，而不是直接需要来自所述传感器的时戳。
- 基于PCIe接口的数据处理、波形产生和信号采集设备-201721925149.6
- 肖金明;夏传玉;张乐乐;王辉;李阳;方春伟;李一峰 - 烟台易尚电子科技有限公司
- 2017-12-29 - 2018-07-24 - G06F1/12
- 本实用新型公开了一种基于PCIe接口的数据处理、波形产生和信号采集设备，包括：FPGA、PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存，FPGA为核心组件，完成与PCIe接口电路、SFP接口、时钟管理电路、HSMC接口以及QDR缓存的数据交互控制；PCIe接口电路完成该设备与上位机数据的交互；SFP接口设为多个，与FPGA进行数据交互控制；时钟管理电路连接有内时钟和外部的外时钟，还与FPGA、HSMC接口相连接，在FPGA的控制下完成对内、外时钟及HSMC接口输入时钟的选择，对输出时钟频率进行控制；HSMC接口用于连接拓展子板卡；HSMC接口与FPGA连接、完成数据交互，同时与时钟管理电路连接、用于时钟的交互；QDR缓存完成FPGA数据转发前的少量数据缓存。
- 一种多路服务器时钟系统、多路服务器及其控制方法-201710026097.7
- 田海东 - 中兴通讯股份有限公司
- 2017-01-13 - 2018-07-20 - G06F1/12
- 本发明提供了一种多路服务器时钟系统、多路服务器及其控制方法，该多路服务器时钟系统包括：第一路时钟源电路和第二路时钟源电路，其中，所述第一路时钟源电路和所述第二路时钟源电路分别位于所述多路服务器的不同的管理板上，分别用于为所述多路服务器提供第一路时钟源和第二路时钟源；双源输入时钟驱动器，位于所述多路服务器的计算节点上，用于接收所述第一路时钟源和第二路时钟源，并选择其中一路时钟源，然后驱动出多路时钟信号提供给所述计算节点。本发明满足了无公共节点且需支持分区的多路服务器的时钟需求，并且解决了常规时钟系统存在的单点故障问题。
- 专利分类
