[发明专利]一种传输管电流模混合逻辑电路

摘要

本发明公开了一种传输管电流模混合逻辑电路，包括电压摆幅控制电路和混合逻辑门电路，通过第三PMOS管和第四PMOS管构成电流模的上拉电阻网络，第八NMOS管作为独立电流源，而第五NMOS管和第六NMOS管是逻辑赋值块，由此将传输管和电流模结构结合起来实现混合逻辑电路，混合逻辑电路保留了电流模的上拉电阻网络和独立电流源结构，逻辑赋值块由传输管结构代替，通过控制传输管电流模混合逻辑电路的输入信号来实现不同的门电路逻辑功能，如异或/同或门；在不影响电路功能的情况下，采用传输管电流模技术能有效降低电路的功耗，相对于现有电流模及传统逻辑电路，功耗以及功耗延时积大幅度降低，本发明在SMIC130nm工艺下，采用超阈值技术后具有很好的高频低功耗效果。

主权项

一种传输管电流模混合逻辑电路，其特征在于包括电压摆幅控制电路和混合逻辑门电路；所述的电压摆幅控制电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第一运算放大器，所述的第一PMOS管的源极、所述的第一PMOS管的衬底、所述的第二PMOS管的源极、所述的第二PMOS管的衬底和所述的第一NMOS管的栅极均接入电源，所述的第一NMOS管的衬底、所述的第二NMOS管的衬底、所述的第三NMOS管的衬底和所述的第三NMOS管的源极均接地，所述的第一PMOS管的漏极、所述的第一NMOS管的漏极和所述的第一运算放大器的同相输入端相连接，所述的第二NMOS管的栅极和所述的第一运算放大器的反相输入端连接且其连接端为所述的电压摆幅控制电路的第一信号输入端，所述的第二PMOS管的漏极与所述的第二NMOS管的漏极连接，所述的第一NMOS管的源极、所述的第二NMOS管的源极和所述的第三NMOS管的漏极连接，所述的第三NMOS管的栅极为所述的电压摆幅控制电路的第二信号输入端，所述的第一PMOS管的栅极、所述的第二PMOS管的栅极和所述的第一运算放大器的输出端连接且其连接端为所述的电压摆幅控制电路的信号输出端；所述的混合逻辑门电路包括第三PMOS管、第四PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管，所述的第三PMOS管的源极、所述的第三PMOS管的衬底、所述的第四PMOS管的源极和所述的第四PMOS管的衬底均接入电源，所述的第四NMOS管的衬底、所述的第五NMOS管的衬底、所述的第六NMOS管的衬底、所述的第七NMOS管的衬底、所述的第八NMOS管的衬底和所述的第八NMOS管的源极均接地，所述的第三PMOS管的栅极和所述的第四PMOS管的栅极均与所述的电压摆幅控制电路的信号输出端相连接，所述的第八NMOS管的栅极与所述的电压摆幅控制电路的第二信号输入端连接，所述的第四NMOS管的栅极、所述的第五NMOS管的源极和所述的第六NMOS管的源极连接，所述的第五NMOS管的漏极为所述的传输管电流模混合逻辑电路的第一信号输入端，所述的第六NMOS管的栅极为所述的传输管电流模混合逻辑电路的第二信号输入端，所述的第六NMOS管的漏极为所述的传输管电流模混合逻辑电路的第三信号输入端，所述的第五NMOS管 的栅极为所述的传输管电流模混合逻辑电路的第四信号输入端，所述的第四NMOS管的源极、所述的第七NMOS管的源极均与所述的第八NMOS管的漏极相连接，所述的第四PMOS管的漏极和所述的第七NMOS管的漏极相连接且其连接端为所述的传输管电流模混合逻辑电路的第一信号输出端，所述的第三PMOS管的漏极、所述的第四NMOS管的漏极和所述的第七NMOS管的栅极相连接且其连接端为所述的传输管电流模混合逻辑电路的第二信号输出端。