[发明专利]晶体管的形成方法有效
申请号: | 201410505412.0 | 申请日: | 2014-09-26 |
公开(公告)号: | CN105513969B | 公开(公告)日: | 2018-12-21 |
发明(设计)人: | 赵杰 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 应战;骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种晶体管的形成方法,包括:在衬底表面形成伪栅极膜;在伪栅极膜内掺杂离子,在伪栅极膜内形成掺杂区和未掺杂区,掺杂区的表面与伪栅极膜的表面齐平,未掺杂区位于掺杂区底部;在伪栅极膜内掺杂离子之后,刻蚀部分伪栅极膜直至暴露出衬底表面为止,在衬底表面形成伪栅极层;对伪栅极层的侧壁进行减薄,使未掺杂区的侧壁相对于掺杂区的侧壁凹陷;在对伪栅极层的侧壁进行减薄之后,在伪栅极层两侧的衬底内形成源漏区;在形成源漏区之后,在衬底表面形成介质层,介质层覆盖伪栅极层的侧壁,且介质层的表面与伪栅极层的表面齐平;去除伪栅极层,在介质层内形成第一开口;在第一开口内形成栅极。所形成的晶体管的性能提高。 | ||
搜索关键词: | 晶体管 形成 方法 | ||
【主权项】:
1.一种晶体管的形成方法,其特征在于,包括:提供衬底;在衬底表面形成伪栅极膜;在所述伪栅极膜内掺杂离子,在所述伪栅极膜内形成掺杂区和未掺杂区,所述掺杂区的表面与所述伪栅极膜的表面齐平,所述未掺杂区位于所述掺杂区底部,所述掺杂区的厚度为150埃~200埃;在所述伪栅极膜内掺杂离子之后,刻蚀部分所述伪栅极膜直至暴露出衬底表面为止,在所述衬底表面形成伪栅极层,所述伪栅极层包括未掺杂区、以及位于未掺杂区表面的掺杂区;对所述伪栅极层的侧壁进行减薄,使所述未掺杂区的侧壁相对于掺杂区的侧壁凹陷;在对所述伪栅极层的侧壁进行减薄之后,在所述伪栅极层两侧的衬底内形成源漏区;在形成源漏区之后,在所述衬底表面形成介质层,所述介质层覆盖所述伪栅极层的侧壁,且所述介质层的表面与所述伪栅极层的表面齐平;去除所述伪栅极层,在所述介质层内形成第一开口;在所述第一开口内形成栅极,此时,栅极的顶部表面与介质层的顶部表面齐平;平坦化所述栅极和介质层,使所述栅极和介质层的厚度减小,所述栅极和介质层减小的厚度分别等于所述掺杂区的厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410505412.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造