[发明专利]晶体管的形成方法有效
| 申请号： | 201410491230.2 | 申请日： | 2014-09-24 |
| 公开（公告）号： | CN105513964B | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 张海洋;张璇 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种晶体管的形成方法，包括：提供衬底，所述衬底上具有伪栅；形成覆盖于衬底表面、伪栅侧壁表面的层间介质层，且层间介质层顶部与伪栅顶部表面；在所述层间介质层表面形成掩膜层，且所述掩膜层暴露出伪栅顶部表面；以所述掩膜层为掩膜刻蚀去除伪栅，在层间介质层内形成凹槽，且凹槽底部侧壁表面形成有根部缺陷；采用干法刻蚀工艺刻蚀去除所述根部缺陷。本发明在去除伪栅后，采用干法刻蚀工艺刻蚀去除根部缺陷，从而提高后续在凹槽内形成的栅极的形貌，优化形成的晶体管的电学性能。 | ||
| 搜索关键词： | 晶体管 形成 方法 | ||
【主权项】：
1.一种晶体管的形成方法，其特征在于，包括：/n提供衬底，所述衬底上具有伪栅；/n形成覆盖于衬底表面以及伪栅侧壁表面的层间介质层，所述层间介质层顶部与伪栅顶部齐平；/n在所述层间介质层表面形成掩膜层，且所述掩膜层暴露出伪栅顶部表面；/n以所述掩膜层为掩膜刻蚀去除伪栅，在所述层间介质层内形成凹槽，且凹槽底部侧壁表面形成有根部缺陷；/n采用干法刻蚀工艺刻蚀去除所述根部缺陷，所述干法刻蚀工艺的刻蚀气体包括H
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410491230.2/，转载请声明来源钻瓜专利网。
- 上一篇：晶圆键合的方法以及晶圆键合结构
- 下一篇：一种晶圆刻蚀工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
