[发明专利]在RS译码器中用于计算伴随多项式的装置在审
| 申请号： | 201410119903.1 | 申请日： | 2014-03-27 |
| 公开（公告）号： | CN103929208A | 公开（公告）日： | 2014-07-16 |
| 发明（设计）人： | 郭文;盖伟新 | 申请（专利权）人： | 北京大学 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15;H04L1/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100871*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种在RS译码器中用于伴随式计算的装置，该装置具有更小的伴随式计算延迟和更高的译码速率，同时该装置还不需要前置的解交织器。为了实现上述目的，公开了一种通过伴随式计算公式变换使得伴随式计算装置支持多路并行输入的方法。本发明所述的伴随式计算装置包括一个多路并行的数据输入接口以及2t个基本单元。每个基本单元包括若干个与多路并行输入相连接的伽罗华域常数乘法器，一个伽罗华域加法器，一个与寄存器相连的伽罗华域常数乘法器，若干个寄存器，以及若干个复用器和解复用器。 | ||
| 搜索关键词： | rs 译码器 用于 计算 伴随 多项式 装置 | ||
【主权项】：
在RS译码器中用于计算伴随多项式的装置，包括2t个基本单元，每个基本单元包含伽罗华域乘法器，伽罗华域加法器，若干复用器和解复用器，以及若干寄存器。其特征在于： 通过对伴随式计算多项式进行变换，本发明的伴随式计算装置支持采用多路并行输入结构，能够同时计算同一码组的多个符号，减小伴随式计算延迟，大大提高了译码吞吐量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410119903.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
