[发明专利]在RS译码器中用于计算伴随多项式的装置

说明书

技术领域

本发明涉及数字通信信道编码技术领域，特别涉及一种用于RS码译码器的多路并行伴随式计算装置。

背景技术

数字信号在传输的过程中会受到各种信道噪声的干扰而发生畸变，接收端在收到变形的信号后有一定几率发生错误判决即发生误码，为了使得数据通信能够高效、正确地进行，需要采用差错控制技术。其中，前向纠错技术使得接收端能够利用发送端在码元序列中添加的差错控制码元，不但能够发现错码还能将错码恢复其正确取值。同时前向纠错技术不需要反向信道传送指令，也没有因反复重发而产生的时延，实时性好。基于上述优点，前向纠错技术是目前应用最广泛的差错控制技术。

Reed-Solomon(RS)码是一种具有很强纠错能力的多进制分组循环码，是前向纠错编码的一种。通常用符号(N，K，t，m)来表示不同的RS码，N表示码字长度；K表示码字中的信息码字长度；t表示该编码能够纠正的最大错误符号数；m表示多进制RS码每个符号包含的比特数。RS码译码器通常包括伴随式计算模块，关键方程求解模块，Chien搜索以及错误值计算模块。伴随式具有如下形式：

S(x)=s0+s1x+s2x2+s2t-1x2t-1=Σi=12t-1sixi]]>

信号传输时通常采用交织技术以降低数据连续突发错误的影响。交织器的主要作用是先将原始的字节顺序打乱，然后送入信道传输。在接收端再由解交织器恢复原始的字节顺序，当信道由于外界干扰放生连续突发错误时，由于解交织器的作用使得信道中连续的错误分布于许多码字间而不仅仅是几个码字之间，大大减小了码字中错误数目高于其纠错能力而导致纠错失败的几率。通常，解交织器需要高速运行并导致较高的能耗。

发明内容

本发明提供一种多路并行的伴随式计算装置设计方法，具有更小的伴随式计算延迟和更高的译码速率；同时该装置不需要前置的解交织器。

为了实现上述目的，本发明所述伴随式计算装置包括：与若干个并行输入相连接的常数有限域乘法器；一个有限域加法器；一个与寄存器相连的常数有限域乘法器；若干个寄存器；若干个复用器和解复用器。

为了实现上述目的，本发明所述伴随式计算装置设计方法包括以下步骤：

A.对伴随式计算公式进行变换，使其成为适于多路并行输入的形式；

B.根据所要实施的RS(N，K，t，m)码型确定伴随式计算装置所需基本单元的数目，并根据该码型的本原多项式确定基本单元中αⁱ，α²ⁱ，α³ⁱ…的二进制表示；

C.根据译码器所需要支持的交织的深度确定交织寄存器的个数；

进一步地，所述步骤A进一步包括：

A1，为表述清晰起见，现以将RS(528，514，7，10)变换为适于四路并行输入为例进行说明，但并不构成对本发明的限制。原始的伴随式计算公式为

s_i＝R(αⁱ)