[发明专利]接触插塞的形成方法在审
| 申请号： | 201310754248.2 | 申请日： | 2013-12-31 |
| 公开（公告）号： | CN104752334A | 公开（公告）日： | 2015-07-01 |
| 发明（设计）人： | 何其暘;黄敬勇;张海洋 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 一种接触插塞的形成方法，包括提供半导体衬底，所述半导体衬底上形成有栅极，栅极两侧的衬底中形成有源极、漏极；形成覆盖所述半导体衬底的介质层，所述介质层分为上下两部分，下部分的厚度与所述栅极的高度相等，或者，所述下部分的厚度大于所述栅极的高度预定尺寸，上部分致密度由顶层至上部分底层逐渐增加，下部分各处的致密度相等且大于等于上部分底层的致密度；刻蚀所述介质层形成接触孔，所述接触孔的顶部开口尺寸最大；在所述接触孔内填充导电层，形成接触插塞，接触插塞与源极、漏极电连接。采用本发明的方法能够提高接触插塞性能。 | ||
| 搜索关键词： | 接触 形成 方法 | ||
【主权项】：
一种接触插塞的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有栅极，栅极两侧的衬底中形成有源极、漏极；形成覆盖所述半导体衬底的介质层，所述介质层分为上下两部分，下部分的厚度与所述栅极的高度相等，或者，所述下部分的厚度大于所述栅极的高度预定尺寸，上部分致密度由顶层至上部分底层逐渐增加，下部分各处的致密度相等且大于等于上部分底层的致密度；刻蚀所述介质层形成接触孔，所述接触孔的顶部开口尺寸最大；在所述接触孔内填充导电层，形成接触插塞，接触插塞与源极、漏极电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310754248.2/，转载请声明来源钻瓜专利网。
- 上一篇：实现低电阻率钨特征填充的钨成核工艺
- 下一篇：一种硅通孔刻蚀方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
