[发明专利]测试电路在审

专利信息
申请号: 201310571270.3 申请日: 2013-11-13
公开(公告)号: CN104635145A 公开(公告)日: 2015-05-20
发明(设计)人: 王鑫;陈元喜 申请(专利权)人: 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
主分类号: G01R31/30 分类号: G01R31/30
代理公司: 暂无信息 代理人: 暂无信息
地址: 518109 广东省深圳市*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种测试电路,包括一控制器、第一至第四电阻、第一至第三电压输入端以及第一至第六电子开关。所述控制器用于输出高低电平信号;第一及第二电子开关的第一端连接于所述控制器,第一电子开关的第二端通过第一电阻连接于第一电压输入端,第一电子开关的第三端通过第二电阻接地;第二电子开关的第二端通过第三电阻连接于所述第一电压输入端,第二电子开关的第三端通过第四电阻接地;第三电子开关的第一端连接于第二电子开关的第二端,第三电子开关的第二端连接于第二电压输入端;第四电子开关的第一端连接于第一电子开关的第三端,第四电子开关的第二端连接于第三电压输入端,第三及第四电子开关的第三端连接于一负载。
搜索关键词: 测试 电路
【主权项】:
一种测试电路,包括:一控制器,所述控制器于每一测试周期内先后输出高电平信号及低电平信号;第一至第四电阻;一测试端;第一至第三电压输入端;及第一至第六电子开关,第一电子开关的第一端连接于所述控制器,第一电子开关的第二端通过第一电阻连接于第一电压输入端,第一电子开关的第三端通过第二电阻接地;第二电子开关的第一端连接于所述控制器,第二电子开关的第二端通过第三电阻连接于所述第一电压输入端,第二电子开关的第三端通过第四电阻接地;第三电子开关的第一端连接于第二电子开关的第二端,第三电子开关的第二端连接于第二电压输入端,第三电子开关的第三端连接一负载;第四电子开关的第一端连接于第一电子开关的第三端,第四电子开关的第二端连接于第三电压输入端,第四电子开关的第三端连接于所述负载,第五电子开关的第一端连接于第三电子开关的第一端,第五电子开关的第二端连接于第二电压输入端,第五电子开关的第三端连接于所述测试端,第六电子开关的第一端连接于第四电子开关的第一端,第六电子开关的第二端连接于第三电压输入端,第六电子开关的第三端连接于所述测试端,控制器输出高电平信号时,第一、第二、第四及第六电子开关的第二端及第三端导通,第三及第五电子开关的第二端及第三端断开,控制器输出低电平信号时,第一、第二、第四及第六电子开关的第二端及第三端断开,第三及第五电子开关的第二端及第三端导通。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司,未经鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310571270.3/,转载请声明来源钻瓜专利网。

同类专利
  • 扫描链电路系统与栅控正反器电路-201821862616.X
  • 陈仕昕;傅得栒;张铭桐 - 创意电子(南京)有限公司
  • 2018-11-13 - 2019-07-19 - G01R31/30
  • 一种扫描链电路系统与栅控正反器电路。扫描链电路系统包含正反器电路。正反器电路包含兼容于第一与第二设置方式的致能端与输出端。在第一设置方式下,致能端耦接至第一导电区段以接收扫描致能信号,且输出端经由第二导电区段耦接至组合逻辑电路,并经由第二导电区段耦接至第三导电区段。在第二设置方式下,致能端经由第一与第四导电区段耦接至栅控电路的第一输入端,第三导电区段经由第五导电区段耦接至栅控电路的第二输入端,输出端更经由第二与第六导电区段耦接至栅控电路的输出端。本案所提供的栅控正反器电路可提供兼容的输入输出接口,以在设计阶段进行元件交换。如此,可节省更多晶片面积与不必要的功耗,并得到较准确的时序分析。
  • 大板铝基板高压测试模板和电路板高压测试架-201821311794.3
  • 陈荣贤;梁少逸;陈启涛;程有和;刘洋 - 恩达电路(深圳)有限公司
  • 2018-08-15 - 2019-04-12 - G01R31/30
  • 本实用新型提供了一种大板铝基板高压测试模板和电路板高压测试架。测试模板包括:由上至下依次设置的上模板和下模板;所述上模板包括上绝缘板和测试针,所述上绝缘板上设置有多个测试针,所述上绝缘板的朝向所述下模板的一侧通过多个夹条固定有导电胶和铜箔;所述下模板包括下绝缘板、PCB垫板、导向条和测试针定位块,所述PCB垫板、导向条和测试针定位块均安装在下绝缘板的上表面,所述PCB垫板的两侧平行地设置有两个所述导向条。本实用新型针对大板铝基板做高压测试,可以对铝基板施加DC 5000‑6000V的高压,测试条件提高,才能更全面检测出材料的问题,以避免流出到后工序产生的浪费及流出到客户端的风险。
  • 片上系统的老化控制-201580044505.0
  • 克劳迪奥·法维;马尔科·马凯蒂;卡尔·奥森 - 耐瑞唯信有限公司
  • 2015-08-18 - 2017-07-11 - G01R31/30
  • 一种控制片上系统的老化的方法,片上系统包括一个或多个包含半导体电路部件的器件以及至少一个老化控制器,其监控片上系统内循环的电子信号。该方法包括以下步骤通过改变与其运行模式相关的硬件参数来对片上系统的至少一个器件施加应力,将与由所述至少一个器件产生的电信号相关联的至少一个参数与参考参数进行比较来确定对应于所述至少一个器件的运行寿命值的差值,如果所述运行寿命值等于或超过阈值寿命值,确定应力状态值,以及根据所述应力状态值修改所述至少一个器件的运行模式。还公开了执行该方法的片上系统。
  • 使用数据相依性电路路径响应的唯一且不可仿制的平台识别符-201380064280.6
  • 郭旭 - 高通股份有限公司
  • 2013-12-20 - 2015-08-19 - G01R31/30
  • 本发明提供一种用于产生唯一识别符的方法和设备。在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试。随后在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试,同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压。针对所述一或多个数据相依性电路路径中的每一者确定阈值频率和/或阈值电压。随后可基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符。
  • 测试电路-201310571270.3
  • 王鑫;陈元喜 - 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
  • 2013-11-13 - 2015-05-20 - G01R31/30
  • 一种测试电路,包括一控制器、第一至第四电阻、第一至第三电压输入端以及第一至第六电子开关。所述控制器用于输出高低电平信号;第一及第二电子开关的第一端连接于所述控制器,第一电子开关的第二端通过第一电阻连接于第一电压输入端,第一电子开关的第三端通过第二电阻接地;第二电子开关的第二端通过第三电阻连接于所述第一电压输入端,第二电子开关的第三端通过第四电阻接地;第三电子开关的第一端连接于第二电子开关的第二端,第三电子开关的第二端连接于第二电压输入端;第四电子开关的第一端连接于第一电子开关的第三端,第四电子开关的第二端连接于第三电压输入端,第三及第四电子开关的第三端连接于一负载。
  • 芯片的测试电路及其测试方法-201410078915.4
  • 钱亮 - 上海华虹宏力半导体制造有限公司
  • 2014-03-05 - 2014-05-21 - G01R31/30
  • 一种芯片的测试电路,包括:电源电压提供单元,适于获得核心电源电压;输入焊盘,适于输入基准电压;电压比较单元,适于获得所述核心电源电压和基准电压的电压值比较结果;输出焊盘,适于输出所述电压值比较结果。本发明技术方案提供的测试电路可以直接通过输出焊盘输出基准电压和核心电源电压的电压值比较结果,通过电压值比较结果可以获得核心电源电压的电压值。这样无需降低芯片的电源电压,芯片的核心电路使用核心电源电压进行测试,并且也无需检测核心电源电压的电压值,只需在电压值比较结果发生变化时进行测试,这对于在有限量测硬件单元和低端测试机上可以实现高速高效的同测方案,极大的提高了检测效率。
  • 一种电路板耐压测试装置-201320484951.1
  • 黄永强 - 上海山泰柯电子有限公司
  • 2013-08-08 - 2014-02-05 - G01R31/30
  • 本实用新型涉及电路板技术领域,具体地说是一种电路板耐压测试装置。一种电路板耐压测试装置,包括工作台、耐压测试仪,其特征在于:工作台上套设有透明塑料罩,透明塑料罩的上方设有气路口;工作台上分别设有正极触点及负极触点,正极触点及负极触点分别通过线路连接耐压测试仪。同现有技术相比,提供一种电路板耐压测试装置,将出厂前的电路板通过该装置进行测试,变换不同的电压来测试电路板的性能,合格后的电路板才能出厂使用,这样降低了危险性。
  • EVS测试电路、EVS测试系统和EVS测试方法-201310121988.2
  • N·加涅;C·克莱恩;S·马卡卢索 - 快捷半导体(苏州)有限公司;快捷半导体公司
  • 2013-04-09 - 2013-10-23 - G01R31/30
  • 本申请述及一种电压应力(EVS)测试电路、EVS测试系统和EVS测试方法。所述EVS测试电路包括:第一开关和第二开关,其配置为接收正应力电压或负应力电压,其中所述第一开关配置为向第一半导体器件的栅极提供正应力电压,并将负应力电压与所述第一半导体器件的栅极隔离开,并且其中所述第二开关配置为向第二半导体器件的栅极提供负应力电压,并将正应力电压与所述第二半导体器件的栅极隔离开。所述EVS测试电路可以配置为向所述第一半导体器件或第二半导体器件提供EVS测试,而不存在除所述正应力电压或负应力电压之外的动力,并且在某些示例中,不需要接入所述第一半导体器件或所述第二半导体器件的源极或漏极。
  • 芯片内部模拟信号测试条件的判定方法-201310103175.0
  • 桂伟;钱亮;奚凯华 - 上海宏力半导体制造有限公司
  • 2013-03-27 - 2013-07-24 - G01R31/30
  • 本发明提供了一种芯片内部模拟信号测试条件的判定方法,其中,通过提供多个不同的驱动电压,从而获取多个输出信号,根据该多个输出信号之间的差值与参考值的比较结果,从而判定当前测试条件可靠与否。在此,利用了当测试条件可靠时,所得出的测试结论也将可靠,而可靠的测试结论将指向一个稳定的测试结果这一原理,从而能够判断出当前测试条件可靠与否,进而保证了对芯片内部模拟信号测试的可靠性。
  • 一种智能卡的极限测试装置及测试方法-201210578300.9
  • 曾华新;黄小鹏;施伟周 - 东信和平科技股份有限公司
  • 2012-12-27 - 2013-04-24 - G01R31/30
  • 本发明提供了一种智能卡的极限测试装置及测试方法,该装置包括第一智能卡座、第二智能卡座和可调电阻,所述第一智能卡座和第二智能卡座之间的RST管脚、CLK管脚、GND管脚和IO管脚对应导通连接,所述可调电阻包括第一接线端J1、第二接线端J3和滑动接线端J2,第一接线端J1与第一智能卡座的GND管脚导通连接,滑动接线端J2与第二智能卡座的VCC管脚导通连接,第一智能卡座还设有第三接线端J4,第三接线端J4与第一智能卡座的VCC管脚导通连接。用户只需通过本装置与万用表结合使用,完成智能卡的极限电流和极限电压测试,操作简单、容易、轻松,且本装置结构简单、成本低,降低了智能卡的测试费用,易于推广普及应用。
  • 集成电路的电迁移预警电路-201210560083.0
  • 陈义强;恩云飞;黄云;陆裕东;肖庆中 - 工业和信息化部电子第五研究所
  • 2012-12-20 - 2013-04-10 - G01R31/30
  • 本发明涉及集成电路相关技术领域,特别是涉及集成电路的电迁移预警电路,包括与监测金属导线电气连接的电流输出模块,以及被所述集成电路的氧化层包裹且与所述监测金属导线电气绝缘的一个或多个导电金属,所述电流输出模块包括至少一个电流源,所述导电金属与电流监测结构的输出端电气互连,所述导电金属环绕监测金属导线。上述集成电路的电迁移预警电路,实现了对因电迁移导致短路而失效的情况进行预警,同时,本发明的集成电路的电迁移预警电路还可以增加电阻预警结构,则无论是电阻增大还是晶须引起短路,均可以被本发明的集成电路的电迁移预警电路监测得到,从而能极大的提高对电迁移现象的预警效率。
  • 一种电子镇流器的管压保护点测试装置-201220026128.1
  • 任忠平;陈培国;梁国锦 - 宁波特尔普光电有限公司
  • 2012-01-19 - 2012-10-31 - G01R31/30
  • 本实用新型涉及一种电子镇流器的管压保护点测试装置,其特征在于:包括连续可调直流稳压电源,输出端与电子镇流器的输入端相连;隔离高频整流及负载匹配电路,其输入端与电子镇流器的输出端相连,其输出端与电子镇流器的输入端相连。与现有技术相比,本实用新型的优点在于:通过设计连续可调直流稳压电源和隔离高频整流及负载匹配电路,当调节可调直流稳压电源的电压,等同于调节与电子整流器输出端相连的HID灯管的管压,这样HID灯管的管压就能连续地模拟出来,就能准确检测到管压保护的工作点。
  • 一种场效应晶体管阈值电压提取方法-201210153935.4
  • 何进;马晨月;陈文新;张立宁 - 深港产学研基地
  • 2012-05-17 - 2012-10-03 - G01R31/30
  • 本发明涉及一种尤其适用于纳米FinFET场效应晶体管的阈值电压提取方法,包括:选择三点不同漏-源电压Vds,将栅-源电压Vgs从-0.5伏扫描到+1.5伏,测试出场效应晶体管的转移电流特性曲线Ids-Vgs,确定器件正常工作;选择三点不同Vgs,将Vds从0伏扫描到+1.5伏,测试出场效应晶体管的输出电流特性曲线Ids-Vds;将漏-源输出电流Ids对Vds求导,得到输出电导特性曲线Gout-Vds,再在线性区内选二点获取对应直线的截距和斜率;提取场效应晶体管的阈值电压Vth,这种方法实现简单,在低Vds下对偏置波动不敏感,能抑制小尺寸器件引起的短沟效应和超薄体效应。
  • 电压极限测试系统及辅助测试治具-201110026461.2
  • 赵泓;何瑞雄;黄正宗;江政鸿;吴忠勋 - 鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司
  • 2011-01-25 - 2012-07-25 - G01R31/30
  • 一种电压极限测试系统,用于连接一主板上的内存来对所述内存的极限电压进行测试,所述电压极限测试系统包括一电压极限测试治具及一第一辅助测试治具,所述电压极限测试治具包括一第一按钮,所述第一辅助测试治具包括一第一定时器、一第一继电器及一第二继电器,所述第一继电器用于接收主板的状态信号,并根据所述状态信号控制是否提供电压至所述第一定时器,所述第二继电器用于接收所述第一定时器输出的脉冲信号来以一参考时间间隔地触发所述第一按钮来调节所述内存的电源,当工作的主板停止工作时所述内存的电压为所述内存电压的第一极限电压值。本发明实现自动测试所述主板上的内存的电压的极限值,方便快捷。
  • 一种检测供电电压极限值的方法及装置-201110434666.4
  • 方南生;蔡越 - 深圳创维数字技术股份有限公司
  • 2011-12-22 - 2012-07-11 - G01R31/30
  • 本发明实施例公开了一种检测供电电压极限值的方法及装置,包括:向基准IC和被测IC分别提供基准供电电压信号和被测供电电压信号,向基准IC和被测IC分别提供基准驱动时序和被测驱动时序,判断基准IC根据接收的基准驱动时序返回的应答信号是否和被测IC根据接收的被测驱动时序返回的应答信号相同,若判断结果为是,则调节所述被测供电电压信号的电压,并初始化基准驱动时序,再进行下轮的检测;若判断结果为否,记录所述被测供电电压信号的电压值,并将记录值作为被测IC的供电电压极限值。本发明实施例还公开了一种检测供电电压极限值的装置。降低检测IC供电电压极限值的成本,且能实现自动化检测IC的供电电压极限值。
  • 一种检测逻辑电平极限值的方法及装置-201110434658.X
  • 方南生;蔡越 - 深圳创维数字技术股份有限公司
  • 2011-12-22 - 2012-07-04 - G01R31/30
  • 发明实施例公开了一种检测逻辑电平极限值的方法及装置,包括:向基准IC和被测IC提供供电电压,向基准IC和被测IC分别提供基准驱动时序和被测驱动时序,判断基准IC根据接收的基准驱动时序返回的应答信号是否和被测IC根据接收的被测驱动时序返回的应答信号相同,若判断结果为是,则调节所述被测驱动时序的高电平,并初始化基准驱动时序,开始下一轮检测;若判断结果为否,则记录所述被测驱动时序的高电平值,并将记录的值作为被测IC的逻辑电平极限值;本发明实施例还公开了一种检测逻辑电平极限值的装置。能实现自动化检测IC的逻辑电平极限值,且提高了检测IC的逻辑电平极限值的精确度。
  • 一种1553B接口电路单粒子效应检测装置-201010624159.2
  • 朱向东;周皓;赵康;李蓉;范隆;郑宏超 - 北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所
  • 2010-12-31 - 2011-09-14 - G01R31/30
  • 本发明公开了一种1553B接口电路单粒子效应检测装置,通过1553B总线与监控主机进行连接,在真实的1553B总线通信环境下,试验人员通过监控主机控制DSP向被测1553B接口电路发送各种测试模式,进行多场景多向量多轮次的单粒子效应测试,通过DSP将被测1553B接口电路在辐照源的照射下的单粒子翻转、单粒子闩锁、单粒子功能中断等各种单粒子效应检测出来,能够完成高低温、真空等不同环境条件下的试验测试,取得可靠、有效的试验数据,从而提高试验数据的可靠性和置信度;本发明通过取样电路可以对1553B电路中协议逻辑电路和收发器的电流等多路电流进行监测和控制,对接收数据和分析结果给出正确有效的反馈控制。
  • 被测试装置电路、集成电路以及半导体晶圆工艺监视电路-200910221735.6
  • 庄建祥;薛福隆 - 台湾积体电路制造股份有限公司
  • 2009-11-16 - 2010-06-16 - G01R31/30
  • 本发明涉及被测试装置电路、集成电路以及半导体晶圆工艺监视电路。发明公开一种数字工艺监视的电路及方法。公开对应具有工艺相关特性的装置比较电流或电压对电流或电压的电路,转换正比于工艺相关电路特性的电流或电压测量为数字信号以及输出数字信号作为监控。工艺相关电路特性可能选自晶体管临界电压、晶体管饱和电流以及温度相关数量。使用数字技术例如数字滤波以及数字信号处理实施校正。数字工艺监视电路可能成为用于晶圆特性描述的切割道电路或放置于集成电路晶片中作为巨集。工艺监控电路可能使用探测垫或扫描测试电路存取。公开使用数字输出监控工艺特性的方法。
  • 在集成电路内确定信号路径的不对称信号延迟的方法-200880007434.7
  • A·-J·罗哈特谢克 - 罗伯特·博世有限公司
  • 2008-02-29 - 2010-01-27 - G01R31/30
  • 本发明涉及一种装置,该装置具有至少一个带有可测量的不对称信号延迟和/或抖动的集成信号路径(2),其中,在第一测量运行模式(MBI)下,借助可控制的集成复用器(7)可以对集成信号路径(2)的输出信号进行耦合输出,用于测量包括集成信号路径(2)和集成复用器(7)的测量路径的不对称信号延迟,其中,在第二测量运行模式(MBII)下,借助可控制的集成复用器(7)可以对测量信号进行耦合输出用于测量集成复用器(7)的不对称的信号延迟。
  • 可测试集成电路和IC测试方法-200780032978.4
  • 何塞普·里乌斯·巴斯克斯;路易斯·埃尔维拉·比利亚格拉;林兹·I·M·P·迈耶 - NXP股份有限公司
  • 2007-09-04 - 2009-08-19 - G01R31/30
  • 一种IC的电路部分(100)包括多个导电路径(130),通过将导电路径(130)经至少一个启动开关(132)耦接到电源导轨(110)来将例如标准逻辑单元之类的各个电路部分元件(150)耦接到电源导轨(110)。电路部分(100)还包括用来在集成电路(600)的测试模式中对电路部分(100)上的电压梯度进行确定的元件(160),元件(160)被导通地耦接到导电路径(130)。元件(160)具有第一末端部分(164)和第二末端部分(166),在所述测试模式中,第一末端部分用来将元件(160)耦接到电源端子,第二末端部分用来将元件(160)耦接到输出端(620)。由此构造有助于通过测量元件(160)上的电压梯度来进行对电路部分(100)的IDDQ测试。
  • 实时时钟监控方法及系统-200680055561.5
  • 迈克尔·普里尔;阿萨夫·阿史克纳茨;丹·库兹明 - 飞思卡尔半导体公司
  • 2006-08-08 - 2009-08-12 - G01R31/30
  • 提供了一种用于监控实时时钟的方法以及具有实时时钟监控能力的设备,所述设备(10,10’)包括:(i)实时时钟树(20);(ii)时钟频率监控器(30);适合于在短监控时段期间确定实时时钟信号频率;(iii)监控启用模块(40),适合于在短监控时段期间激活时钟频率监控器,并且在其他时段期间停用时钟频率监控器,其中监控启用模块(40)适合于以非确定性方式来确定短监控时段的时刻;以及(iv)实时时钟异常指示生成器(50),适合于响应于由时钟频率监控器(30)提供的错误信号,来指示发生了实时时钟异常。
  • 具有测试结构的半导体器件以及半导体器件测试方法-200780022780.8
  • 马塞尔·佩尔戈姆;比奥莱塔·彼得雷斯库;普鲁维·斯恩达克拉 - NXP股份有限公司
  • 2007-06-14 - 2009-07-01 - G01R31/30
  • 本发明涉及一种半导体器件,包括用于对半导体器件的结构的变化进行检测的测试结构(100),测试结构(100)包括:第一供电轨(110);第二供电轨(120);环形振荡器(130),耦合在第一供电轨(110)与第二供电轨(120)之间,环形振荡器(130)具有用于提供测试结果信号的输出(130);以及单独可控制的晶体管(142)的阵列(140),单独可控制的晶体管并行耦合在第一供电轨(110)与环形振荡器(130)之间。阵列(140)中各个晶体管(142)的输出电流的变化引起环形振荡器(130)中相应输出频率的变化。这给出了对前述结构变化的定性指示。通过包含基准电流源(160)能够得到更精确的结果,基准电流源(160)用于在对单独晶体管(142)的电流输出进行测量之前校准环形振荡器(130)。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top