[发明专利]采用限缓冲区处理的世界和屏幕空间管线间基元重新排序有效

专利信息
申请号: 201310518002.5 申请日: 2013-10-28
公开(公告)号: CN103793893A 公开(公告)日: 2014-05-14
发明(设计)人: 济亚德·S·哈库拉;罗伯特·奥哈内西安;丁提亚·艾利森;戴尔·L·柯克兰 申请(专利权)人: 辉达公司
主分类号: G06T5/50 分类号: G06T5/50;G06T3/40;G06T15/00
代理公司: 北京市磐华律师事务所 11336 代理人: 谢栒;魏宁
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的一个实施例包括用于当渲染图像时处理与高速缓存像素块相关联的图形基元的方法。从图形处理管线的第一部分接收与第一渲染目标配置相关联的图形基元集,并将图形基元集存储在存储器中。检测指示图形基元集准备好用于处理的条件,并选择与图形基元集中的至少一个图形基元相交的高速缓存像素块。与高速缓存像素块相交的、图形基元集中的至少一个图形基元被传送到图形处理管线的第二部分用于处理。所公开的实施例的一个优点是图形基元和相关联的数据在高速缓存像素块渲染期间更可能保持存储在片上,从而减少功耗并改进渲染性能。
搜索关键词: 采用 缓冲区 处理 世界 屏幕 空间 管线 间基元 重新 排序
【主权项】:
一种用于当渲染图像时处理与一个或多个高速缓存像素块相关联的图形基元的方法,所述方法包括:从图形处理管线的第一部分接收与第一渲染目标配置相关联的第一多个图形基元;将所述第一多个图形基元存储在第一存储器中;检测指示所述第一多个图形基元准备好用于处理的条件;选择与所述第一多个图形基元中的至少一个图形基元相交的高速缓存像素块;以及将与所述高速缓存像素块相交的、所述第一多个图形基元中的所述至少一个图形基元传送到所述图形处理管线的第二部分用于处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辉达公司,未经辉达公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310518002.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top